一种UHF多协议RFID读写器基带信号处理IP核及其工作方法技术

本发明专利技术涉及一种UHF多协议RFID读写器基带信号处理IP核，所述IP核采用verilog语言编写，分模块化设计，所述IP核包括总线接口、寄存器映射单元、发送逻辑模块、接收逻辑模块、CRC-5发生逻辑模块、CRC-16发生与校验逻辑模块、编码模块和解码模块和时钟分频模块。本发明专利技术还涉及一种上述IP核的工作方法。本发明专利技术与现有方案相比，具有良好的可扩展性、可裁剪性、可移植性，成本低而且能够从硬件层面上实现同时读取ISO/IEC18000-6B和ISO/IEC18000-6C协议的电子标签，所述IP核可以在硬件层面完成两种协议的自动转换应用，该应用是本发明专利技术的创新点之一。在相关领域中，具有广阔的应用前景。

【技术实现步骤摘要】

本专利技术涉及一种UHF多协议RFID读写器基带信号处理IP核及其工作方法，属于片上系统(S0C)、射频识别(RFID)的

技术介绍
射频识别(RFID)是近年来发展起来的新兴技术，它指的是通过射频信号识别特定目标并读写相关目标存储的数据，而无需在识别系统与特定目标之间建立机械或光学接触。超高频射频识别(UHF RFID)是工作在860MHz 960MHz频段的射频识别技术，广泛应用于产品供应链、集装箱。最基本的RFID系统是由读写器和电子标签构成，电子标签具有唯一的编号，它一般安装在识别对象上。当识别对象进入读写器的读取范围时，读写器和电子标签之间会建立起射频通信链路，经过一系列的命令交互，电子标签会向读写器发送自身信息，如唯一的电子标签编号和所存储的数据等。生产自动化以及物流包裹的管理和应用等方面上。目前国际最通用的UHF频段RFID协议主要是IS0/IEC18000-6系列(包括Type A/B/C三部分，其中Type C也就是EPC Global C1G2)，比较常见的是Type B/C两种协议。目前市场上的超高频读写器度采用SOC或专用芯片来制作完成，如Intel公司的R1000、R2000，wj公司的WJ200，奥地利微电子AG公司的AS3990、AS3991、AS3992等。而在读取IS0/IEC18000-6B和IS0/IEC18000-6C两种协议的电子标签上，多采用软件编程的解决方案。在上述宣存技术方案中，都是采用集成元器件完成射频信号的编码、调制、解调以及解码，成本很高而且不能进行自由裁剪，并且当同时读取IS0/IEC18000-6B或6C的电子标签的时候，只能通过软件形式进行协议转换。因此随着UHF RFID应用的逐步推广和普及，还缺少一种可移植性优良、价格低廉且能够支持UHF频段多协议RFID的IP核。
技术实现思路
针对现有技术的不足，本专利技术提供了一种UHF多协议RFID读写器基带信号处理IP核，其中所述的多协议是指IS0/IEC18000-6B和6C协议。本专利技术还涉及一种上述IP核的工作方法。本专利技术的技术方案在于:一种UHF多协议RFID读写器基带信号处理IP核，所述IP核采用verilog语言编写，分模块化设计，所述IP核包括总线接口、寄存器映射单元、发送逻辑模块、接收逻辑模块、CRC-5发生逻辑模块、CRC-16发生与校验逻辑模块、编码模块和解码模块和时钟分频模块；所述寄存器映射单元通过寄存器接口和总线接口相连，所述寄存器映射单元中的控制寄存器组和状态寄存器组分别与发送逻辑模块和接收逻辑模块相连，所述控制寄存器组用来控制发送逻辑模块和接收逻辑模块，所述状态寄存器组用来表示所述IP核在工作过程中的各种状态；所述发送逻辑模块和接收逻辑模块通过时钟分频模块相连；所述时钟分频模块还分别为发送逻辑模块和接收逻辑模块提供时钟信号；所述发送逻辑模块与所述编码模块相连；所述接收逻辑模块与所述编码模块相连；所述编码模块包括帧同步码发生器、前同步码发生器、PIE编码逻辑、帧头发生器、分隔符发生器、Manchester编码逻辑和多路选择开关；所述发送逻辑模块调用CRC-16发生与校验逻辑模块以及CRC-5发生逻辑模块，所述接收逻辑模块只能调用CRC-16发生与校验逻辑模块；所述发送逻辑模块对外提供P信号，用来对外部连接的射频板进行功率控制；所述的一种UHF多协议RFID读写器基带信号处理IP核的信号输出端还包括用于正交调制2路基带信号的输出I通道和输出Q通道；所述的输出I通道和输出Q通道中的基带信号经过DAC (数字-模拟转换器)进行数模转换后，再经正交调制、带通滤波以及功率放大之后，被送入天线，完成UHF RFID (超高频射频识别)的发射；所述的一种UHF多协议RFID读写器基带信号处理IP核的信号输入端还包括输入I通道和输入Q通道两路，构成接收通道；当天线接收到的UHF RFID (超高频射频识别)电子标签反馈信号经过正交解调并且低噪声放大和低通滤波，通过相应的ADC (模拟-数字转换器)进行模数转换后，最后通过信号输入端进入所述IP核完成解码过程。根据本专利技术优选的，所述一种UHF多协议RFID读写器基带信号处理IP核通过寄存器接口和总线接口与需挂载的总线相连，构成SOC或者ASIC芯片。如图1所示。一种上述UHF多协议RFID读写器基带信号处理IP核的工作方法，包括步骤如下:(I) CPU核通过系统总线将所述IP核进行复位；(2)CPU核通过系统总线配置所述IP核中的控制寄存器组，包括协议选择寄存器、读命令启用寄存器、写命令启用寄存器、防碰撞启用寄存器、防碰撞Q值寄存器、链接速率控制寄存器以及盘存和读写过程中每一个详细命令的具体参数配置寄存器；所配置的寄存器将在盘存开始后对盘存过程及读过程、写过程产生影响；(3) CPU核通过配置盘存开始寄存器，开始一个盘存过程；(4)在步骤(2)中，CPU核要通过配置协议选择寄存器来选择相应UHF RFID协议；通过配置协议选择寄存器，CPU可以选择只盘存IS0/IEC18000-6B协议的电子标签、只盘存IS0/IEC18000-6C协议的电子标签或者同时间隔轮流盘存两种协议的电子标签；(5)在步骤(2)中，CPU核通过配置防碰撞启用寄存器来控制是否进行多标签读写过程，同时要配置防碰撞Q值寄存器以作为防碰撞参数，如果没有进行Q值寄存器的配置，则防碰撞Q值寄存器选用符合协议的默认值；IP核将根据配置依次盘存完所有符合要求的电子标签，完成盘存过程，并将盘存到的电子标签数量和电子标签编号保存在IP核的ISO/IEC18000-6B标签数量寄存器、IS0/IEC18000-6B标签编号寄存器和IS0/IEC18000-6C标签数量寄存器、IS0/IEC18000-6C标签编号寄存器中；(6)在步骤(2)中，CPU核通过配置写命令启用寄存器来控制是否开启一个写过程，并且将相应的写命令参数写入写命令参数寄存器，如果没有进行相应写参数寄存器的配置，则写命令寄存器应选用符合协议的默认值；写过程结束后要更新写命令标志寄存器，设置写过程结束标志位；(7)在步骤(2)中，CPU核通过配置读命令启用寄存器来控制是否开启一个读过程，并且将相应的读命令参数写入读命令参数寄存器，如果没有进行相应读参数寄存器的配置，则读命令寄存器选用符合协议的默认值；读过程结束后要更新读命令标志寄存器，设置读过程结束标志位，以及将读取到的数据写入已读数据寄存器；如果IP核已经启动了一个写过程，则IP核要自动启动一个读过程，以再次读取写入的数据，并与要求的读命令参数进行比较，用以验证是否成功写入；在该种条件下完成的读过程则要对写命令标志寄存器更新，如果验证成功，则写命令寄存器要设置表示写成功的标志位，如果验证失败，则写命令寄存器要设置表示写失败的标志位；(8)在步骤(2)中，CPU核通过配置链接速率控制寄存器来控制读写器命令的发送速率；如果没有进行链接速率寄存器的配置，则链接速率寄存器选用符合协议的默认值；(9)在盘存到读写的每一个过程中，IP核自动对IS0/IEC18000-6B标签数量寄存器、IS0/IEC18000-6B标签编号寄存器、IS0/IEC18000-6C标签本文档来自技高网...

【技术保护点】
一种UHF多协议RFID读写器基带信号处理IP核，其特征在于，所述IP核采用verilog语言编写，分模块化设计，所述IP核包括总线接口、寄存器映射单元、发送逻辑模块、接收逻辑模块、CRC?5发生逻辑模块、CRC?16发生与校验逻辑模块、编码模块和解码模块和时钟分频模块；所述寄存器映射单元通过寄存器接口和总线接口相连，所述寄存器映射单元中的控制寄存器组和状态寄存器组分别与发送逻辑模块和接收逻辑模块相连，所述控制寄存器组用来控制发送逻辑模块和接收逻辑模块，所述状态寄存器组用来表示所述IP核在工作过程中的各种状态；所述发送逻辑模块和接收逻辑模块通过时钟分频模块相连；所述时钟分频模块还分别为发送逻辑模块和接收逻辑模块提供时钟信号；所述发送逻辑模块与所述编码模块相连；所述接收逻辑模块与所述编码模块相连；所述编码模块包括帧同步码发生器、前同步码发生器、PIE编码逻辑、帧头发生器、分隔符发生器、Manchester编码逻辑和多路选择开关；所述发送逻辑模块调用CRC?16发生与校验逻辑模块以及CRC?5发生逻辑模块，所述接收逻辑模块只能调用CRC?16发生与校验逻辑模块；所述发送逻辑模块对外提供P信号，用来对外部连接的射频板进行功率控制；所述的一种UHF多协议RFID读写器基带信号处理IP核的信号输出端还包括用于正交调制2路基带信号的输出I通道和输出Q通道；所述的输出I通道和输出Q通道中的基带信号经过DAC（数字?模拟转换器）进行数模转换后，再经正交调制、带通滤波以及功率放大之后，被送入天线，完成UHF?RFID（超高频射频识别）的发射；所述的一种UHF多协议RFID读写器基带信号处理IP核的信号输入端还包括输入I通道和输入Q通道两路，构成接收通道；当天线接收到的UHF?RFID（超高频射频识别）电子标签反馈信号经过正交解调并且低噪声放大和低通滤波，通过相应的ADC（模拟?数字转换器）进行模数转换后，最后通过信号输入端进入所述IP核完成解码过程。...

【技术特征摘要】
1.一种UHF多协议RFID读写器基带信号处理IP核，其特征在于，所述IP核采用verilog语言编写，分模块化设计，所述IP核包括总线接口、寄存器映射单元、发送逻辑模块、接收逻辑模块、CRC-5发生逻辑模块、CRC-16发生与校验逻辑模块、编码模块和解码模块和时钟分频模块； 所述寄存器映射单元通过寄存器接口和总线接口相连，所述寄存器映射单元中的控制寄存器组和状态寄存器组分别与发送逻辑模块和接收逻辑模块相连，所述控制寄存器组用来控制发送逻辑模块和接收逻辑模块，所述状态寄存器组用来表示所述IP核在工作过程中的各种状态；所述发送逻辑模块和接收逻辑模块通过时钟分频模块相连；所述时钟分频模块还分别为发送逻辑模块和接收逻辑模块提供时钟信号； 所述发送逻辑模块与所述编码模块相连；所述接收逻辑模块与所述编码模块相连；所述编码模块包括帧同步码发生器、前同步码发生器、PIE编码逻辑、帧头发生器、分隔符发生器、Manchester编码逻辑和多路选择开关； 所述发送逻辑模块调用CRC-16发生与校验逻辑模块以及CRC-5发生逻辑模块，所述接收逻辑模块只能调用CRC-16发生与校验逻辑模块；所述发送逻辑模块对外提供P信号，用来对外部连接的射频板进行功率控制； 所述的一种UHF多协议RFID读写器基带信号处理IP核的信号输出端还包括用于正交调制2路基带信号的输出I通道和输出Q通道；所述的输出I通道和输出Q通道中的基带信号经过DAC (数字-模拟转换器)进行数模转换后，再经正交调制、带通滤波以及功率放大之后，被送入天线，完成UHF RFID (超高频射频识别)的发射； 所述的一种UHF多协议RFID读写器基带信号处理IP核的信号输入端还包括输入I通道和输入Q通道两路，构成接收通道；当天线接收到的UHF RFID (超高频射频识别)电子标签反馈信号经过正交解调并且低噪声放大和低通滤波，通过相应的ADC (模拟-数字转换器)进行模数转换后，最后通过信号输入端进入所述IP核完成解码过程。2.根据权利要求1所述的一种UHF多协议RFID读写器基带信号处理IP核，其特征在于，所述一种UHF多协议RFID读写器基带信号处理IP核通过寄存器接口和总线接口与需挂载的总线相连，构成SOC或者ASIC芯片。3.—种如权利要求1所述UHF多协议RFID读写器基带信号处理IP核的工作方法，其特征在于，该方法包括步骤如下: (1)CPU核通过系统总线将所述IP核进行复位； (2)CPU核通过系统总线配置所述IP核中的控制寄存器组，包括协议选择寄存器、读命令启用寄存器、写命令启用寄存器、防碰撞启用寄存器、防碰撞Q值寄存器、链接速率控制寄存器以及盘存和读写过程中每一个详细命令的具体参数配置寄存器； (3)CPU核通过配置盘存开始寄存器，开始一个盘存过程； (4)在步骤(2)中，CPU核要通过配置协议选择寄...

【专利技术属性】
技术研发人员：王洪君，杨新涛，曹敏，金烁，王惠，王琰，王磊，
申请(专利权)人：山东大学，
类型：发明
国别省市：