数字信号处理数据传输制造技术

描述了一种用于在数字信号处理系统传输数据的技术。在一个示例中，所述数字信号处理系统包括若干的硬件外围设备，每一个都连接到存储器访问控制器并且每一个都被配置为从存储器设备读取数据，执行一个或多个对所述数据的操作，并且写入数据到所述存储器设备。为避免将硬件外围设备硬接线在一起并提供可配置的数字信号处理系统，多线程处理器控制所述硬件外围设备和所述存储器之间的数据传输，并且所述线程被配置为检测事件的发生并对此做出响应，控制所述存储器访问控制器来使所选的硬件外围设备通过其存储器访问通道从所述存储器设备读取数据或向所述存储器设备写入数据。当公开时，将图3作为摘要附图。

【技术实现步骤摘要】
用于数字信号处理的方法、系统和装置
本专利技术通常涉及数据处理，更具体地，涉及用于数字信号处理的方法、系统和装置。
技术介绍
数字信号处理被广泛地应用于各种应用。这些应用很多是实时的，数据处理存在时间限制是因为时间限制对终端用户是有意义的和有用的。这种应用的示例是数字广播流，例如数字电视和数字广播。数字信号处理系统需要能足够快地处理和解码实时流以能够在接收到实时流时(不包括缓存)尽快输出数据。除了使用多个通用数字信号处理器，数字信号处理系统经常使用一个或多个专用硬件外围设备。硬件外围设备是处理模块，被设计用来以快速和有效的方式执行特定的信号处理任务(例如，特定类型的错误纠正)。数字信号处理系统能以定义的顺序地直接连接(例如，硬接线)外围设备在一起以符合特定类型实时数据的需要。但是，不同类型的实时数据的要求差别是很大的。例如，世界各地使用的各种不同的数字电视和广播标准往往有不同结构的实时数据，例如，使用不同的类型或不同的用于编码、交织、均衡等的参数。因此，如果使用专用的互联的硬件外围设备，则需要为每一种实时数据的类型构造不同的数字信号处理系统。以下描述的实施例不仅限于解决已知的数字信号处理系统中任何或所有缺点的实现。
技术实现思路
提供本部分以简化的方式介绍一部分概念，所述概念将在下面进一步地详细描述。本部分并不意图确定所述权利要求主题的关键特征或基本特征，也并不意图作为辅助来确定所述权利要求主题的范围。本文描述了一种用于在数字信号处理系统中传输数据的技术。在一个示例中，所述数字信号处理系统包括若干硬件外围设备，每一个所述硬件外围设备连接到存储器访问控制器并且每一个所述硬件外围设备都被配置为从存储器设备读取数据，执行对数据的一个或多个操作，并且写入数据到所述存储器设备。为避免将所述硬件外围设备硬接线在一起，并且为了提供可配置的数字信号处理系统，多线程处理器控制在所述硬件外围设备和所述存储器之间的所述数据传输。每一个处理线程被分配了存储器访问通道并且这些线程被配置为检测事件的发生，响应于所述事件的发生，控制所述存储器访问控制器使所选的硬件外围设备通过所述线程的存储器访问通道从所述存储器设备读取数据或写入数据到所述存储器设备。根据一个方面，提出了一种数字信号处理系统，包括：存储器设备、存储器访问控制器、多个专用硬件模块和处理器，其中所述存储器访问控制器提供多个用于访问所述存储器设备的通道，所述多个专用硬件模块每一个都连接到所述存储器访问控制器并且每一个都被配置为通过所述通道中的一个从所述存储器设备读取数据，执行一个或多个对所述数据的操作，并通过所述通道中的一个写入数据到所述存储器设备；处理器耦合到所述存储器访问控制器并且被配置为执行多个线程，每一个线程被安排为控制所述通道中的一个，其中至少一个所述线程被配置为检测事件的发生，并响应于检测事件的发生，利用与线程相关联的通道控制从所述存储器设备到所选的专用硬件模块的数据的供应。根据另一方面，提出了一种在数字信号处理系统中传输数据的方法，包括：执行处理器上的多个线程，其中每一个线程独立地执行序列的操作，包括：等待，直到预定义的事件被检测到；响应所述预定义事件，通过与该线程相关联的存储器访问通道，控制存储器访问控制器使得专用硬件模块能够从存储器设备读取数据和写入数据到存储器设备。本文描述的方法可以由在有形存储介质中的机器可读形式的软件来执行，所述软件例如是计算机程序的形式，所述计算机程序包括计算机程序代码模块，其当所述程序在计算机上执行并且所述计算机程序可以体现在计算机可读介质中，适用于执行本文描述的任何方法的所有步骤。有形(或非有形)存储介质的示例包括磁盘、闪存盘、存储卡等并且不包括传播信号。所述软件可以适用于在并行处理器或串行处理器中执行使得所述方法的步骤可以以任何适当的顺序执行，或同时地执行。这承认固件和软件是有价值的、可单独交易的商品。其意图是包含软件，所述软件控制“非智能”或标准的硬件或在其上运行，以执行所需的功能。其还意图包括“描述”或定义硬件的所述配置的软件，例如HDL(硬件描述语言)软件，所述软件用于设计硅芯片，或用于配置通用可编程芯片来执行所需的功能。上述的特征可以进行适当的组合，这对于本领域的技术人员来说显而易见的，并且上述的特征可以与示例中的任何方面进行组合。附图说明将参考下列附图以示例方式描述实施例，其中：图1示出了可配置的数字信号处理系统；图2示出了所述可配置数字信号处理系统对示例性实时信号执行的序列操作；图3示出了用于所述可配置数字信号处理系统的控制信令结构；图4示出了示例性事件标志引擎结构；图5示出了由在控制信令结构中对事件进行动作的线程执行的方法的流程图；图6示出了示例性的基于线程的配置和用于硬件外围设备的数据传输；和图7示出了用于控制图6中所述硬件外围设备的示例性队列集合、标志和指令。贯穿于图中使用的共同的标号指示类似的特征。具体实施方式仅用示例方法描述下面的实施例。这些示例表示了本申请目前已知的、用于将所述实施例付诸于实践的最佳方法，虽然这些方法可能不是实现最佳方法的唯一方法。描述阐述了示例的功能以及用于构造和操作示例的步骤序列。但是，可以由不同的示例完成相同的或等同的功能和序列。下面描述的是可配置的数字信号处理系统，所述数字信号处理系统使用了通用数字信号处理器和专用硬件外围设备二者，这就避免了将这些元件硬接线为特定的结构，因而避免了限制系统的可配置性。这可以用如下方式实现：利用快速的数据传输系统，以快速和有效的方式使硬件外围设备能被配置并被用来处理数据。所述数据传输系统利用了多线程处理器的组合有效的信令系统，其中所述多线程处理器的组合用来控制存储器传输到硬件外围设备或控制从硬件外围设备传输到存储器，所述信令系统使系统元件通信事件的发生。这使数字信号处理系统能被有效地配置以适应不同的标准，同时保持处理实时数据所需的计算性能。首先参考图1，图1示出了示例性可配置数字信号处理系统的结构。系统包括用于存储数据的存储器设备102。在图1的示例中，存储器设备102能被用来存储正在被处理的数据和用于操作数字信号处理系统的配置数据二者。在其他的示例中，这两类数据能在不同的存储器设备之间被分开。存储器设备102可以是任何适当形式的随机访问存储器(RAM)。连接到存储器设备102的有一个或多个数字信号处理器(DSP)104。DSP104是可编程的处理器，比如用来执行对数据的信号处理计算，例如快速傅里叶变换和均衡。当不考虑通用存储器时，DSP104与下面描述的硬件外围设备相比是可配置的。DSP104执行程序代码/指令来从存储器设备102读取数据，对数据执行信号处理操作并且将数据写回到存储器设备102。连接到存储器设备102的还有存储器访问控制器106，所述存储器访问控制器106用来为多个硬件外围设备108提供对存储器设备102的访问。在一些示例中，存储器访问设备106可以是直接存储器访问(DMA)控制器的形式。存储器访问控制器106提供了多个存储器访问通道(例如，DMA通道)，所述通道能被硬件外围设备108使用，使其能够从存储器102中读取数据或写入数据到存储器102。注意除了在硬件外围设备和存储器设备之间传输数据，在一些示例中存储器访问控制器本文档来自技高网...

【技术保护点】
一种数字信号处理系统，包括：存储器设备；存储器访问控制器，提供用于访问所述存储器设备的多个通道；多个专用硬件模块，每一个专用硬件模块都连接到所述存储器访问控制器并且每一个专用硬件模块都被配置为通过所述多个通道中的一个从所述存储器设备读取数据，执行对数据的一个或多个操作，以及通过所述多个通道中的一个向所述存储器设备写入数据；以及处理器，耦合到所述存储器访问控制器并被配置为执行多个线程，每一个线程被安排为控制所述多个通道中的一个，其中所述多个线程中的至少一个被配置为检测事件的发生，并响应于检测到事件的发生，利用与该线程相关联的通道控制从所述存储器设备到所选的专用硬件模块的数据的供应。

【技术特征摘要】
2011.10.26 GB 1118534.51.一种数字信号处理系统，包括：存储器设备；存储器访问控制器，提供用于访问所述存储器设备的多个通道；多个专用硬件模块，每一个专用硬件模块都连接到所述存储器访问控制器并且每一个专用硬件模块都被配置为通过所述多个通道中的一个从所述存储器设备读取数据，执行对数据的一个或多个操作，以及通过所述多个通道中的一个向所述存储器设备写入数据；处理器，耦合到所述存储器访问控制器并被配置为执行多个线程，每一个线程被安排为控制所述多个通道中的一个，其中所述多个线程中的至少一个被配置为检测事件的发生，并响应于检测到事件的发生，利用与该线程相关联的通道控制从所述存储器设备到所选的专用硬件模块的数据的供应；多个队列和用于每一个队列的通知逻辑，其中所述多个队列被安排为保持所述处理器响应于操作的争用而写入的一个或多个项目，所述用于每一个队列的通知逻辑被安排为断言一标志以指示与所述通知逻辑相关联的队列何时包含至少一个项目；以及可配置的事件标志引擎，被安排为利用逻辑门的序列组合来自多个队列的标志状态，其中所述逻辑门的序列定义了检测所述事件发生的条件，并且当所述事件发生时向所述至少一个线程提供输出。2.根据权利要求1所述的数字信号处理系统，其中所述至少一个线程执行使得该线程停止执行其它指令的等待指令，直到所述事件被检测到。3.根据权利要求1所述的数字信号处理系统，其中所述事件标识了由所述多个专用硬件模块中的一个或数字信号处理器执行的操作的完成。4.根据权利要求1所述的数字信号处理系统，其中所述至少一个线程被安排为根据至少一个标志的断言检测所述事件的发生。5.根据权利要求1所述的数字信号处理系统，其中所述逻辑门包括具有多个输入的至少一个或门，其中所述多个输入适用于接收与多个事件有关的标志。6.根据权利要求5所述的数字信号处理系统，其中或门的每一个输入都被分配了优先级，并且所述至少一个线程被配置为确定哪个或门的输入被断言，并且执行与引发最高优先级断言的输入上的标志的事件有关的操作。7.根据权利要求4至6中的任何一项所述的数字信号处理系统，其中所述至少一个线程被进一步配置为从与断言的标志相关联的队列读取项目，并且利用该项目来选择并配置所选的专用硬件模块。8.根据权利要求1所述的数字信号处理系统，其中所述至少一个线程被进一步配置为至少响应于下列操作中的一个，将项目写入到多个队列中的一个：从所述存储器设备读取数据；执行对数据的操作；以及，将数据写入所述存储器设备。9.根据权利要求1所述的数字信号处理系统，其中来自所述多个线程中的至少一个其它线程被配置为检测其它事件的发生，并且响应于检测到其它事件的发生，利用与该线程相关联的通道控制从所选的专用硬件模块到所述存储器设备的数据的供应。10.根据权利要求1所述的数字信号处理系统，其中所述处理器被配置为向每一个线程顺序分配序列标识符，并且在多于一个线程争用对所述存储器设备的访问时，基于线程的标识符为线程给予优先级。11.一种在数字信号处理系统中传输数据的方法，包括：执行处理器上的多个线程，其中每一个线程独立地执行操作的序列，包括：等待直到预定义事件被检测到为止；以及响应所述预定义事件，控制存储器访问控制器以使得专用硬件模块能够通过与所述线程相关联的存储器访问通道从存储器设备读取数据或...

【专利技术属性】
技术研发人员：A·J·安德森，G·C·瓦斯，G·J·戴维斯，
申请(专利权)人：想象力科技有限公司，
类型：发明
国别省市：