一种IGBT版图制造技术

本实用新型专利技术公开一种IGBT版图，属于半导体大功率器件的技术领域。该版图元胞区、源极压焊点、栅极压焊点和多晶硅，源极压焊点位于元胞区上，元胞区由多个元胞排列并联组成，元胞的栅极通过多晶硅相连，并将栅极的电位引出至栅极压焊点，其中，栅极压焊点下的金属层的下方为氧化层，氧化层下为多晶硅层，多晶硅层包括多个块状多晶硅，多个块状多晶硅之间互不相连。本实用新型专利技术利用了减小多晶硅面积来实现栅极电容的减小,从而减小电容充放电速度，减小器件开关时间，提高器件性能。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于半导体大功率器件的
，特别涉及一种IGBT版图。
技术介绍
IGBT的全称是Insulate Gate Bipolar Transistor,即绝缘栅双极晶体管。它兼具MOSFET和GTR的多项优点同时又能满足高压大电流等大功率器件的需求，极大的扩展了功率半导体器件的应用领域。IGBT作为新型电力电子半导体器件的主要代表，被广泛用于工业、信息、新能源、医学、交通、军事和航空领域。IGBT芯片布局通常有一个栅极压焊点以及一个或多个源极压焊点，其位置根据需求的不同位于芯片的不同位置。另外，漏极电极位于芯片的背面。IGBT器件的开启和关断是电压通过栅电阻向输入电容充电以及输入电容放电实现的。其开通和关断的延迟时间由输入电容、栅电阻、n漂移区扩散系数及n漂移区大注入载流子寿命共同决定，在版图设计方面可以进行改善的是输入电容。IGBT设计时，为了使其性能更优，往往希望其能够具有快速的开关速度即更小的开关延迟。现有技术仅能通过工艺和调整栅电阻的值改善延迟时间，而这种改善需要与其他性能进行折中，因此往往无法得到最想要的结果。
技术实现思路
本技术所要解决的技术问题是提供一种IGBT版图，解决了现有技术中IGBT器件开关时间长的技术问题。为解决上述技术问题，本技术提供了一种IGBT版图，包括元胞区、源极压焊点、栅极压焊点和多晶硅，所述源极压焊点位于所述元胞区上，所述元胞区由多个元胞排列并联组成，所述元胞的栅极通过所述多晶硅相连，并将所述栅极的电位引出至所述栅极压焊点，其中，所述栅极压焊点下的金属层的下方为氧化层，所述氧化层下为多晶硅层，所述多晶硅层包括多个块状多晶硅，所述多个块状多晶硅之间互不相连。进一步地，所述块状多晶硅等间距分布。进一步地，所述块状多晶硅为圆形或方形或多边形。进一步地，所述金属层和所述多晶硅层之间有氧化层。进一步地，所述多晶硅层通过所述氧化层刻开的孔分别与所述金属层相连。本技术提供的一种IGBT版图，利用了减小多晶硅面积来实现栅极电容的减小，从而减小电容充放电速度，减小器件开关时间，提高器件性能。附图说明图1为本技术实施例提供的一种IGBT版图结构示意图；附图标记:1、元胞区，2、源极压焊点，3、栅极压焊点，4、多晶硅栅极导线，5、块状多晶硅。具体实施方式参见图1，本技术实施例提供的一种IGBT版图结构，包括元胞区1、源极压焊点2、栅极压焊点3和多晶硅栅极导线4，源极压焊点2位于元胞区I上，元胞区I由多个元胞排列并联组成，元胞的栅极通过多晶硅相连，并将栅极的引出至栅极压焊点3，其中，栅极压焊点3下的金属层的下方为氧化层，氧化层下为多晶硅层，该多晶硅层包括多个块状多晶硅5，多个块状多晶硅5之间互不相连，多个块状多晶硅5通过位于其正上方的氧化层刻开的孔与金属层相连。其中，块状多晶硅5等间距分布。另外，可以根据实际需要，该块状多晶硅为圆形或方形或多边形。制作方法如下:即在原有栅极压焊点金属层下的整块多晶硅层去除中间部分，仅保留周围一圈通过孔与金属层等点位的类环状多晶硅。考虑到这种设计虽然减小了电容，但影响了封装时栅极压焊点的压焊质量。因此，在环状多晶硅中间又加入了等间距排列的诸多岛状多晶硅，使得压焊过程中栅极压焊点处不至于下陷。IGBT器件的开关速度由其开关延迟时间决定，开关延迟时间与器件的栅电阻、输入电容、N漂移区扩散系数等决定。由电容基本公式可知，如想减小电容可以通过减小基板(即:多晶硅)面积、增大基板间距来实现。本技术则利用了减小多晶硅面积来实现栅极电容的减小，从而减小电容充放电速度，减小器件开关时间，提高器件性能。在该实施例中，该IGBT结构的正面由栅极和源极组成，栅极压焊点和源级压焊点位可以再不同的区域，位置关系不限，为了使得栅极压焊点和源级压焊点位于不同的区域内，通过位于元胞区外围的gatebus和gatefinger将栅极压焊点下的电压引入元胞区。元胞区之上的金属层均为源级电位，该金属层与多晶硅层之间由一层氧化层隔离以防止其短接。在本技术实施例中，该IGBT结构正面的金属材料为包括Al、Si和Cu，该IGBT结构背面金属材料包括Al、T1、Ni和Ag，整个IGBT的芯片表层由钝化层覆盖保护，而栅极压焊点的区域和源级压焊点的区域是通过刻开钝化层并暴露出部分金属层形成的，其中，该钝化层通过化学气相沉积CVD等方式，其成分为硼磷硅玻璃BPSG ( 一种掺硼的SiO2玻璃)，沉积过程依次通如SiH4、02、PH3> B2H6等气体按一定浓度比例沉积至芯片表面反应形成。最后所应说明的是，以上具体实施方式仅用以说明本技术的技术方案而非限制，尽管参照实例对本技术进行了详细说明，本领域的普通技术人员应当理解，可以对本技术的技术方案进行修改或者等同替换，而不脱离本技术技术方案的精神和范围，其均应涵盖在本技术的权利要求范围当中。权利要求1.一种IGBT版图，其特征在于，包括元胞区、源极压焊点、栅极压焊点和多晶硅，所述源极压焊点位于所述元胞区上，所述元胞区由多个元胞排列并联组成，所述元胞的栅极通过所述多晶硅相连，并将所述栅极的电位引出至所述栅极压焊点，其中，所述栅极压焊点下的金属层的下方为氧化层，所述氧化层下为多晶硅层，所述多晶硅层包括多个块状多晶硅，所述多个块状多晶硅之间互不相连。2.根据权利要求1所述的IGBT版图，其特征在于，所述块状多晶硅等间距分布。3.根据权利要求1所述的IGBT版图，其特征在于，所述块状多晶硅为圆形或方形或多边形。4.根据权利要求1所述的IGBT版图，其特征在于，所述金属层和所述多晶硅层之间有氧化层。5.根据权利要求4所述的IGBT版图，其特征在于，所述多晶硅层通过所述氧化层刻开的孔分别与所述金属层相连。专利摘要本技术公开一种IGBT版图，属于半导体大功率器件的
该版图元胞区、源极压焊点、栅极压焊点和多晶硅，源极压焊点位于元胞区上，元胞区由多个元胞排列并联组成，元胞的栅极通过多晶硅相连，并将栅极的电位引出至栅极压焊点，其中，栅极压焊点下的金属层的下方为氧化层，氧化层下为多晶硅层，多晶硅层包括多个块状多晶硅，多个块状多晶硅之间互不相连。本技术利用了减小多晶硅面积来实现栅极电容的减小,从而减小电容充放电速度，减小器件开关时间，提高器件性能。文档编号G06F17/50GK203070296SQ20122067286公开日2013年7月17日 申请日期2012年12月7日 优先权日2012年12月7日专利技术者左小珍, 朱阳军, 吴振兴, 卢烁今 申请人:中国科学院微电子研究所, 江苏物联网研究发展中心, 江苏中科君芯科技有限公司本文档来自技高网...

【技术保护点】
一种IGBT版图，其特征在于，包括元胞区、源极压焊点、栅极压焊点和多晶硅，所述源极压焊点位于所述元胞区上，所述元胞区由多个元胞排列并联组成，所述元胞的栅极通过所述多晶硅相连，并将所述栅极的电位引出至所述栅极压焊点，其中，所述栅极压焊点下的金属层的下方为氧化层，所述氧化层下为多晶硅层，所述多晶硅层包括多个块状多晶硅，所述多个块状多晶硅之间互不相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：左小珍，朱阳军，吴振兴，卢烁今，
申请(专利权)人：中国科学院微电子研究所，江苏物联网研究发展中心，江苏中科君芯科技有限公司，
类型：实用新型
国别省市：