封装基板及其制法制造技术

一种封装基板及其制法，该封装基板的制法包括于一基板本体的表面上形成具有电性接触垫与外接部的线路层，再于该基板本体上形成第一绝缘保护层，且外露电性接触垫与外接部；于该外接部上电性连接电镀装置，以于该电性接触垫上电镀形成表面处理层；移除该外接部；以及于该基板本体的外露表面与第一绝缘保护层上形成第二绝缘保护层，且外露该电性接触垫。借由两次形成绝缘保护层，以保持该绝缘保护层表面的平整性，而提升产品的可靠度。

【技术实现步骤摘要】

本专利技术涉及一种封装基板及其制法，尤指一种用以承载半导体芯片的封装基板及其制法。
技术介绍
随着电子产品朝多功能、高性能的发展，半导体封装结构对应开发出不同的封装型态，例如倒装芯片封装(Flip Chip Package)、打线接合(Wire Bond)等。在现行技术中，半导体集成电路(IC)芯片的表面上配置有电极垫(electronic pad),而封装基板也具有相对应的电性接触垫，在该芯片与封装基板之间可以焊锡凸块(倒装芯片式)或金线(打线式)，使该芯片电性连接该封装基板上。一般封装基板的电性接触垫上会先形成表面处理层以防止氧化，再进行后续的打线或倒装芯片工艺。请参阅图1A及图1B，其为现有封装基板I的制法。如图1A所示，提供一具有相对的第一表面IOa及第二表面IOb的基板本体10，该基板本体10的第一及第二表面10a，IOb上具有线路层12，且于该基板本体10中形成电性连接该线路层12的导电通孔120，又该线路层12具有多个电性接触垫122与一外接部121。接着，进行图案化工艺，于该基板本体10的第一及第二表面10a，IOb上形成光阻(图未示)，且外露出该电性接触垫122及其周围线路表面，再于该外接部121上电性连接电镀装置(图未示)，以借该导电通孔120导通该第一及第二表面10a，IOb上的线路层12，而于该电性接触垫122上电镀形成表面处理层14。接着，于该基板本体10及该线路层12上形成绝缘保护层13，且该绝缘保护层13形成有多个开孔130，令该电性接触垫122与外接部121对应外露于各该开孔130。如图1B所示，移除该外接部121。于后续封装工艺中，可于该封装基板I的其中一侧的绝缘保护层13上设置半导体芯片(图未示)，并且该电性接触垫122以倒装芯片或打线方式电性连接半导体芯片，再于该绝缘保护层13上形成封装胶体(图未示)以包覆半导体芯片；而该封装基板I的另一侧的电性接触垫122则植设多个焊球(图未示)以电性连接如电路板的电子装置(图未示)。当进行植设焊球或倒装芯片工艺时，通常须于该封装基板I的电性接触垫122(可为植球垫或倒装芯片焊垫)上预先形成预焊锡凸块，并在足以使该预焊锡凸块熔融的回焊(solder reflow)温度条件下,将预焊锡凸块回焊至相对应的金属凸块,从而形成焊锡接，以实现封装基板与其它组件的耦合，确保封装基板的电性连接的完整性与可靠性。然而，现有封装基板I的制法中，移除该外接部121后，使得该绝缘保护层13的表面出现凹陷h，当后续工艺中，芯片设于该绝缘保护层13上时，应力将会集中于该凹陷h的周围，导致该绝缘保护层13于该凹陷h周围处出现破裂，因而影响产品的可靠度，严重时，产品需作废。此外，于后续工艺中形成封装胶体时，胶材容易流至该凹陷h中，因而无法控制该胶材的流向，导致该封装胶体的结构出现异常现象。再者，现有封装基板I的制法中，因先形成表面处理层14，再形成绝缘保护层13，所以绝缘保护层13会覆盖该表面处理层14的部分材质，导致该绝缘保护层13因与该表面处理层14结合不良而易于该表面处理层14处脱层。因此，如何克服上述现有技术中的种种问题，实已成目前亟欲解决的课题。
技术实现思路
鉴于上述现有技术的缺失，本专利技术的主要目的在于提供一种封装基板及其制法，保持该绝缘保护层表面的平整性，而提升产品的可靠度。本专利技术所提供的封装基板的制法为先形成绝缘保护层，再形成表面处理层，接着移除该外接部，再于该基板本体的外露表面与绝缘保护层上形成另一绝缘保护层，且该另一绝缘保护层形成有对应该绝缘保护层的开孔的另一绝缘保护层开孔，令该电性接触垫外露于两连通的开孔。本专利技术依前述的制法提供一种封装基板，其中，该另一绝缘保护层开孔之孔径大于该绝缘保护层开孔之孔径。由上可知，本专利技术的封装基板及其制法中，借由移除该外接部后，再形成另一绝缘保护层，以填平该绝缘保护层表面的凹陷，当后续工艺中，芯片设于该另一绝缘保护层上时，应力将不会集中于原本的凹陷周围，因而可避免该绝缘保护层出现破裂，所以可提升产品可靠度，且可避免产品作废。此外，于后续工艺中形成封装胶体时，胶材不会流至该凹陷中，因而可有效控制胶材的流向，以避免封装胶体的结构出现异常现象。再者，本专利技术的制法，先形成绝缘保护层，再形成表面处理层，所以该绝缘保护层不会覆盖该表面处理层的部分材质，可避免如现有技术中的绝缘保护层脱层的问题。附图说明图1A至图1B为现有封装基板的制法的剖视示意图；以及图2A至图2F为本专利技术封装基板的制法的剖视示意图。主要组件符号说明1,2封装基板10,20基板本体 10a, 20a第一表面10b, 20b第二表面12线路层120,220导电通孔121，221外接部122电性接触垫13绝缘保护层130开孔14，24表面处理层200通孔201第一金属层202第二金属层203导电层210塞孔材料22a第一线路层22b第二线路层222a第一电性接触垫222b第二电性接触垫23a, 23b第一绝缘保护层230a, 230b, 231b 第一开孔25a, 25b第二绝缘保护层250a, 250b第二开孔d, r孔径h凹陷S区域。具体实施方式以下借由特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本专利技术可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”及“一”等用语，也仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当也视为本专利技术可实施的范畴。请参阅图2A至图2F，其为本专利技术封装基板2的制法的剖视示意图。如图2A所示，首先，提供一具有相对的第一表面20a及第二表面20b的基板本体20,该基板本体20的第一及 第二表面20a, 20b上具有一第一金属层201,再形成多个贯穿该基板本体20的通孔200。于本实施例中，该基板本体20为铜箔基板(Copper clad laminate, CCL)。如图2B所不，于该第一金属层201与该通孔200的孔壁上形成一导电层203 (seedlayer)，以作为后述电镀金属材料所需的电流传导路径，且该导电层203可由电镀铜、金属、合金或沉积数层金属层、或导电高分子材料所构成。接着，于该导电层203上电镀形成一第二金属层202，再于该通孔200中填入塞孔材料210。有关塞孔材料210的种类繁多，例如导电胶、油墨等。又，于其它实施例中，也可直接于该通孔200中镀满金属，就不需再填入塞孔材料。另外，形成该第二金属层202的材质为铜。如图2C所不，于该基板本体20的第一表面20a及第二表面20b上分别蚀刻形成第一与第二线路层22a，22b，且于该基板本体20中形成电性连接该第一与第二线路层22a，22b的导电通孔220。于本实施例中，该第一与第二线路层22a，22b具有多个第一与第二电性接触垫222a，222b，且本文档来自技高网...

【技术保护点】
一种封装基板的制法，其包括：于一基板本体的表面上形成线路层，且该线路层具有多个电性接触垫与外接部；于该基板本体的部分表面及该线路层上形成第一绝缘保护层，且该第一绝缘保护层形成有多个第一开孔，令该电性接触垫与外接部外露于该第一开孔；于该外接部上电性连接电镀装置，以于该电性接触垫上电镀形成表面处理层；移除该外接部，以外露出该基板本体的部分表面；以及于该基板本体的外露表面与第一绝缘保护层上形成第二绝缘保护层，且该第二绝缘保护层形成有对应该第一开孔的多个第二开孔，令该电性接触垫外露于该第一与第二开孔。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘智文，游志勋，
申请(专利权)人：欣兴电子股份有限公司，
类型：发明
国别省市：