用于制造半导体元件的方法及场效应半导体元件技术

本发明专利技术公开了一种用于制造半导体元件的方法及场效应半导体元件。该方法包括提供半导体本体，该半导体本体具有第一表面，并且由延伸至第一表面的第一半导体材料构成。至少一个沟槽从第一表面延伸到半导体本体中，并且包括与半导体本体绝缘且布置在第一表面下方的栅极电极。该方法还包括：在第一表面上形成具有凹槽的第二绝缘层，该凹槽在投影到第一表面上时与导电区域重叠，在凹槽中形成掩模区域，将第二绝缘层选择性地蚀刻至掩模区域和半导体本体，以使半导体本体在第一表面处露出；在第一表面上沉积第三绝缘层；以及将第三绝缘层蚀刻成使得半导体本体的邻近至少一个沟槽设置的半导体台面在第一表面处露出。

【技术实现步骤摘要】

本专利技术的实施例涉及用于制造具有沟槽接触的半导体元件的方法，这些沟槽接触是自对准的以对栅极电极进行开槽，特别地涉及具有布置在栅极电极下方的场电极的半导体晶体管，并且涉及相关的半导体元件。
技术介绍
半导体晶体管、特别是诸如金属氧化物半导体场效应晶体管(MOSFET)或者绝缘栅双极晶体管(IGBT)的场效应控制开关装置已经用于各种应用，包括但不限于，用作电源和电源转换器、电动汽车、空调、以及甚至立体音响系统中的开关。特别是对于能够切换大电流和/或在较高电压下工作的功率器件，低开关损耗常常是期望的。为了减小开关损耗，正在进行减小功率器件的相邻单位单元(unit cell)之间的距离的研发。例如，可以使用自对准技术减小沟槽栅极电极和与晶体管的源极区域和本体区域的接触之间的横向距离。但是，这典型地要求与源极金属的氧化物绝缘必须布置在沟槽中，导致更大的工艺变化。为了补偿这些变化，可以增加沟槽的竖直深度。但是这导致较高的电容。因此，开关损耗可能增加。因此，需要提供改进的用于形成半导体元件的自对准接触的方法。
技术实现思路
根据用于制造半导体元件的方法的一个实施例，该方法包括:提供具有半导体本体的半导体器件，该半导体本体具有第一表面并且由延伸到第一表面的第一半导体材料构成。至少一个沟槽从第一表面延伸到半导体本体中并且包括导电区域，该导电区域与半导体本体绝缘并且布置在第一表面下方。该方法还包括:在第一表面上形成具有凹槽的第二绝缘层，该凹槽在投影到第一表面上时与导电区域重叠，在凹槽中形成掩模区域，以及将第二绝缘层选择性地蚀刻至掩模区域和半导体本体，以使半导体本体在第一表面处露出，在第一表面上沉积第三绝缘层，并且将第三绝缘层蚀刻成使得半导体本体的邻近至少一个沟槽布置的半导体台面在第一表面处露出。根据用于制造半导体元件的方法的一个实施例，该方法包括:提供具有半导体本体的半导体器件，该半导体本体具有第一表面并且由延伸到第一表面的第一半导体材料构成。至少一个沟槽从第一表面延伸到半导体本体中并且包括栅极电极，该栅极电极与半导体本体绝缘并且布置在第一表面下方。该方法还包括:在第一表面上并且在栅极电极上沉积绝缘层，使得该绝缘层具有凹槽，该凹槽在投影到第一表面上时完全地布置在至少一个沟槽内。用非结晶形式的第一半导体材料填充凹槽，以形成掩模区域。根据用于制造半导体元件的方法的一个实施例，该方法包括:提供具有半导体本体的半导体器件，该半导体本体具有第一表面并且由延伸到第一表面的第一半导体材料构成。至少一个沟槽从第一表面延伸到半导体本体中并且包括栅极电极，该栅极电极与半导体本体绝缘并且布置在第一表面下方。该方法还包括:在第一表面上并且在栅极电极上沉积绝缘层，使得绝缘层具有凹槽，该凹槽在投影到第一表面上时完全地布置在至少一个沟槽内。沉积在绝缘层上电介质材料，并且使用绝缘层作为蚀刻停止件进行等离子蚀刻。根据场效应半导体元件的一个实施例，该场效应半导体元件包括半导体本体，该半导体本体具有定义竖直方向的第一表面和从第一表面延伸到半导体本体中的至少一个沟槽。至少一个沟槽包括位于第一表面下方并且与半导体本体绝缘的栅极电极。第一金属化结构(metallization)设置在第一表面上并且与半导体本体电接触。绝缘结构布置在栅极电极和第一金属化结构之间。绝缘结构包括氧化硅层，该氧化硅层邻接栅极电极的上表面、在第一表面上方延伸并且包括凹槽，当从上方观看时，该凹槽完全地布置在栅极电极内。绝缘结构还包括布置在凹槽中并且介于氧化硅层和第一金属化结构之间的氮化硅区域。在阅读以下的详细描述并查看附图之后，本领域技术人员将认识到额外的特征和优点。附图说明图中的元件并非一定按比例，而是将重点放在说明本专利技术的原理上。而且，在图中，相同的参考标号指代相应的部件。在图中:图1至图8示出了在根据实施例的方法的方法步骤期间穿过半导体器件的竖直横截面；以及图9至图15示出了在根据另外的实施例的方法的方法步骤期间穿过半导体器件的竖直横截面。具体实施例方式在以下的详细描述中，参考附图，附图形成其一部分，并且在附图中以例证的方式示出了可以实践本专利技术的具体实施例。在这点上，方向术语，诸如“顶部(top)”、“底部(bottom)”、“前部(front)”、“后部(back)”、“前面的(leading)”、“后面的(trailing)” 等等，参考正在描述的图的方向使用。因为实施例的元件可以定位在许多不同的方向上，所以方向术语用于说明的目的，而绝不是限制性的。应理解，在不偏离本专利技术的范围的情况下，可以使用其他实施例，并且可以做出结构的或者逻辑的变化。因此，以下的详细描述不应以限制的意义理解，并且本专利技术的范围由所附权利要求定义。现在将详细地参考各种实施例，其中的一个或者多个实例在图中示出。每个实例以说明的方式提供，并且不意味着作为本专利技术的限制。例如，作为一个实施例的一部分而示出或者描述的特征可以用在其他实施例中，或者与其他实施例结合以产生另一实施例。旨在使本专利技术包括这种修改和变型。使用特定的语言描述实例，该特定的语言不应被解释为限制所附权利要求的范围。附图不是按比例的并且仅仅是为了说明的目的。为了清楚起见，如果没有另作陈述，在不同的图中，相同的元件或者制造步骤已经用相同的标号表示。如用在该说明书中的术语“水平的(horizontal)”意在描述大体上平行于半导体衬底或者本体的第一或者主水平表面的方向。这可以是例如晶片或者裸片的表面。如用在该说明书中的术语“垂直的(vertical)”意在描述大体上垂直于第一表面，即，平行于半导体衬底或者本体的第一表面的法线方向布置的方向。在该说明书中，n掺杂被称为第一导电型，而p掺杂被称为第二导电型。可替换地，半导体器件可以利用相反的掺杂关系形成，使得第一导电型可以是P掺杂，而第二导电型可以是n掺杂。而且，一些图通过在掺杂类型旁边标记或者“ + ”来示出说明相对掺杂浓度。例如，“n_”意指小于“n”掺杂区域的掺杂浓度的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域大的掺杂浓度。但是，除非另作陈述，指明相对掺杂浓度并非意味着相同相对掺杂浓度的掺杂区域必须具有相同的绝对掺杂浓度。例如，两个不同的n+掺杂区域可以具有不同的绝对掺杂浓度。同样的应用于例如n+掺杂和P+掺杂区域。在该说明书中描述的具体实施例关于但不限制于形成半导体晶体管器件或者元件的方法，特别是形成场效应晶体管器件的方法。在该说明书内，术语“半导体器件”和“半导体元件”同义地使用。所形成的半导体器件典型地是垂直半导体器件，诸如具有布置在竖直沟槽中的绝缘的场电极以及布置在竖直沟槽中且位于绝缘的场电极上方的绝缘的栅极电极的垂直IGBT或者垂直M0SFET。典型地，所形成的半导体器件是具有用于承载和/或控制负载电流的有源区和外围区的功率半导体器件。如用在该说明书中的术语“功率半导体器件”意在描述具有高电压和/或高电流开关能力的单个芯片上的半导体器件。换句话说，功率半导体器件旨在用于高电流，典型地在安培范围内。在该说明书内，术语“功率半导体器件”和“功率半导体元件”同义地使用。如用在该说明书中的术语“场效应”意在描述第一导电型的导电“沟道”的电场的居间形成和/或对第二导电型的半导体区域(典型地为第二导本文档来自技高网...

【技术保护点】
一种用于制造半导体元件的方法，包括：提供包括半导体本体的半导体器件，所述半导体本体包括延伸至第一表面的第一半导体材料以及从所述第一表面延伸的至少一个沟槽，所述至少一个沟槽包括与所述半导体本体绝缘且布置在所述第一表面下方的导电区域；在所述第一表面上形成第二绝缘层，所述第二绝缘层包括凹槽，所述凹槽在投影到所述第一表面上时与所述导电区域重叠；在所述凹槽中形成掩模区域；将所述第二绝缘层选择性地蚀刻至所述掩模区域和所述半导体本体，以使所述半导体本体在所述第一表面处露出；在所述第一表面上沉积第三绝缘层；以及将所述第三绝缘层蚀刻成使得所述半导体本体的邻近所述至少一个沟槽布置的半导体台面在所述第一表面处露出。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：马丁·佩尔茨尔，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：