产生集成电路模型的方法技术

本发明专利技术公开了一种产生集成电路模型的方法,根据电路连接布局、隔离单元拓朴、端口电压规格文件来产生集成电路测试模型，可使产生模型的过程摆脱人为因素造成的耗时或错误等缺点。除此以外，在追踪电路连接布局内节点的电流路径的过程中，加上部分限制，可使得所产生的集成电路测试模拟模型更为精确。

【技术实现步骤摘要】

本专利技术揭示一种，尤指一种通过追踪电路连接布局中各节点的电流路径来。
技术介绍
一般对集成电路进行的测试或模拟中，包含确定集成电路中界面端口(InterfacePin)的电源域(Power Domain)、该电源域的隔离信息(Isolation Information)、以及该电源域的正确操作电压。然而，在这些对集成电路的测试或模拟中，上述电源域以及操作电压等信息常需要以人工方式设定，亦即需要根据设计其测试或模拟方式的工程师所知的数据来判断并输入该些信息。这么做的缺点包含:(I)部分由界面端口至其对应的电源节点与接地节点的路径可能会误漏；(2)测试或模拟每一个界面端口的时间太长；(3)在建立界面端口清单时，可能会漏失部分界面端口。而在这些对集成电路的测试或模拟中，上述隔离信息也同样需要以人工方式来设定，而人工方式设定隔离信息所带来的缺点包含:(I)测试或模拟每一个界面端口的时间太长；(2)极易在所建立的集成电路电压模型中漏失部分被隔离元件的信息，导致测试或模拟结果产生错误。除此以外，在根据人工设定的隔离信息来实际对集成电路进行隔离测试或模拟时，也会导致准备模拟电路的过程耗时，甚至可能需要至少二次以上的模拟才能够确保模拟中应该要被关闭电源的部份元件可在正确的时间内被关闭电源，故根据人工设定的隔离信息来实际对集成电路进行隔离测试或模拟将难以避免耗时这个缺点。
技术实现思路
本专利技术的目的在于解决现有技术中测试或模拟集成电路时所导致发生的信息不正确或是过于耗时的问题，本专利技术揭示了一种。该方法包含根据一电路连接布局与一隔离单元拓朴(Isolation Cell Topology)产生一电路隔离节点文件；根据该电路连接布局与一端口电压规格文件，产生一界面节点电压布局；及根据该电路隔离节点文件与该界面节点电压布局，产生一集成电路电压模型。附图说明图1为根据本专利技术的一实施例所揭示的产生集成电路模型的方块图；图2为在产生界面节点电压布局的过程中为电路连接布局中的一节点决定其对应的一电源节点与一接地节点的示意图；图3为在电路连接布局中追踪一输入节点的电流路径以决定其对应的电源节点与接地节点的示意图；图4为在电路连接布局中追踪一输出节点的电流路径以决定其对应的电源节点与接地节点的示意图5为在电路连接布局中追踪一节点的电流路径以决定其对应的电源节点与接地节点的过程中以低压降线性稳压器当做该节点的电源节点的示意图；图6为图5将低压降线性稳压器当做原节点的电源节点后，重新以低压降线性稳压器的输入端当作新节点来追踪其电流路径的示意图；图7为本专利技术在追踪节点的电流路径时判定该电流路径经过的一测试元件是否为隔离元件的示意图。其中，附图标记说明如下:102隔离单元拓朴；104电路连接布局；106端口电压规格文件；110指令集程序；130电路隔离节点文件；140界面节点电压布 局；150节点群集的模拟电压；160电源关闭节点文件；170集成电路电压测试模型；180集成电路功能方块测试模型；500电路方块；510低压降线性稳压器；520测试元件；P、TP、NSP、Intp 节点；VDD、DVDD、AV 电源节点；DG, AG接地节点；IP输入节点；OP输出节点；Isoc隔离点；D1、D2、D4、D5 P型金氧半晶体管；D3、D6N型金氧半晶体管。具体实施例方式请参阅图1，其为根据本专利技术的一实施例所揭示的产生集成电路模型的方块图。如图1所示，本专利技术所产生的集成电路模型主要包含有集成电路电压测试模型170与集成电路功能方块测试模型180。在图1中，电路连接布局104记录受测试集成电路中的元件及元件间的连接布局，隔离单元拓扑102则是记录隔离元件的元件连结特征及受测试集成电路中的隔离点，以辅助判断受测试集成电路中各元件是否为隔离元件或受测试集成电路中是否具有隔离元件，而端口电压规格文件106则是记录受测试集成电路中各界面端口会出现的电位，例如上限电位、下限电位、或是不同操作模式下的相异电位值等。指令集程序110会对应于电路连接布局104与隔离单元拓扑102来撷取出部份指令，并将电路连接布局104与隔离单元拓扑102当作输入参数而载入于所撷取的该些指令来进行测试，以产生出同时具有受测试集成电路的界面端口电位值信息与电路布局信息的界面节点电压布局140。同样地，指令集程序110会对应于隔离单元拓朴102与电路连接布局104载入部分指令，并将隔离单元拓朴102与电路连接布局104当作输入参数而载入于所撷取的该些指令来进行测试，以产生出同时具有受测试集成电路的电路布局信息与隔离元件信息的电路隔离节点文件130。根据本专利技术的一实施例，上述以测试产生电路隔离节点文件130与界面节点电压布局140的过程，主要是以追踪受测试集成电路内各节点在电路连接布局104的电流路径来进行。首先，在产生界面节点电压布局140的过程中对各节点在电路连接布局104的电流路径所进行的追踪，其主要目的是为每一个节点决定其对应的一电源节点与一接地节点。请参阅图2，其图示在产生界面节点电压布局140的过程中为电路连接布局104中的一节点P决定其对应的一电源节点VDD与一接地节点DG的示意图。在追踪由节点P出发的电流路径的过程中，当电流路径经电源节点VDD所在的电源端或接地节点DG所在的接地端时，便会停止对电流路径的追踪，并将节点P、电源节点VDD、以及接地节点DG的组合记录于界面节点电压布局140中。如此一来，界面节点电压布局140便会具有节点P具有对应的电源节点VDD与接地节点DG的记录。在上述为电路连接布局104的每一节点决定其电源节点与接地节点的过程中，需要遵守部份限制，而这些限制主要与所追踪的节点被当作一输入节点或一输出节点来区分。首先，当所追踪的节点被当作一输入节点时，会禁止追踪该输入节点的电流路径在电路连接布局104中所经的金氧半晶体管的源极或漏极；而当所追踪的节点被当作一输出节点时，会禁止追踪该输出节点的电流路径在电路连接布局104中所经的金氧半晶体管的栅极。这些限制主要是与输入节点是用来通过栅极控制金氧半晶体管的开关状态，且输出节点是接收由金氧半晶体管的漏极或源极传输而来的电流等特性有关。请参阅图3，其为在电路连接布局104中追踪一输入节点IP的电流路径以决定其对应的电源节点与接地节点的示意图。如图3所示，由输入节点IP出发的电流在遇到P型金氧半晶体管Dl的漏极时，即不再追踪经P型金氧半晶体管Dl的电流路径，故无法将位于P型金氧半晶体管Dl的源极的电源节点DVDD当作输入节点IP的电源节点；而由输入节点IP出发的电流在遇到P型金氧半晶体管D2的栅极与N型金氧半晶体管D3的栅极时，仍会继续进行追踪，故得以决定位于P型金氧半晶体管D2的源极的电源节点AV及位于N型金氧半晶体管D3的源极的接地节点AG各自当作输入节点IP的电源节点与接地节点。请参阅图4，其为在电路连接布局104中追踪一输出节点OP的电流路径以决定其对应的电源节点与接地节点的示意图。如图4所示，由输出节点OP出发的电流在遇到P型金氧半晶体管D4的栅极时，即不再追踪经P型金氧半晶体管D4的电流路径，故无法将位于P型金氧半晶体管D4的源极的电源节点LV当作输出节点OP的电源节点；而由输出节点OP出发的电流路本文档来自技高网...

【技术保护点】
一种产生集成电路模型的方法，包含：根据一电路连接布局与一隔离单元拓朴产生一电路隔离节点文件；根据该电路连接布局与一端口电压规格文件，产生一界面节点电压布局；及根据该电路隔离节点文件与该界面节点电压布局，产生一集成电路电压模型。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李孟蓉，王鼎雄，罗幼岚，高淑怡，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：