整流器和半导体集成电路制造技术

本发明专利技术适用于半导体技术领域，提供了一种配设于具有P型衬底的半导体集成电路中的整流器，该整流器结构为：设置一P型衬底，并在所述P型衬底上形成两个第一P+区；在所述P型衬底上扩散形成两个相离的N阱，并在所述两个N阱上各自形成第一N+区；在所述两个N阱中各自扩散形成P阱，并在两个所述P阱上各自形成至少一个第二P+区；在所述两个P阱中各自注入形成一个N型掺杂区，并在所述两个N型掺杂区上各自形成第二N+区，使得应用在内部集成了原本为分立元件的整流器的半导体集成电路，可简化外围电路的布局，减小PCB的体积，降低生产成本。

【技术实现步骤摘要】

本专利技术属于半导体
，尤其涉及一种整流器和半导体集成电路。
技术介绍
目前，由于LED (Light Emitting Diode,发光二极管)寿命长、效率高和成本不断降低，LED应用更加广泛。图1为传统的小功率LED恒流系统，包含了市电整流器、LED灯串以及LED恒流驱动控制电路三个部分，LED恒流驱动电路可介于整流桥和LED灯串之间或者LED灯串和地之间。随着全球对节能的要求越来越严格，上述的LED恒流系统的分立元件占用了 PCB板面积，同时使得外围电路的布局变得复杂，产品的生产成本较高，不符合节能减材的要求。
技术实现思路
本专利技术实施例的目的在于提供一种整流器与集成了该整流器的半导体集成电路，旨在解决传统的电流设计中外围分立元件占用PCB板面积，布局复杂，产品的生产成本较高的问题。本专利技术实施例的目的在于提供一种整流器，配设于具有P型衬底的半导体集成电路中，所述整流器包括:两个第一 P+区，配设于所述P型衬底；两个相离的配设于所述P型衬底的N阱，所述两个N阱各自配设有第一 N+区；两个各自配设于所述两个N阱的P阱，所述两个P阱各自配设有至少一个第二 P+区；两个各自配设于所述两个P阱的N型掺杂区，所述两个N型掺杂区各自配设有第二 N+ 区。上述整流器中半导体集成电路的基板，通过设置一 P型衬底，并于该衬底上形成两个N阱、两个P阱、两个N型掺杂区，两个N阱与P型衬底形成整流器中的两个PN结，两个P阱和两个N型掺杂区形成整流器中的另外两个PN结，使得应用在内部集成了原本为分立元件的整流器的半导体集成电路时，可简化外围电路的布局，减小PCB的体积，降低生产成本。本专利技术实施例的另一目的在于还提供一种半导体集成电路，包括基板，用于驱动多个LED灯串或多个LED灯组，还包括上述的整流器，所述整流器的P型衬底为所述基板。上述用于驱动LED灯的半导体集成电路在内部集成了原本为分立元件的整流器，简化传统的LED驱动电路的外围电路，减小PCB的体积，降低生产成本。附图说明图1是现有技术提供的第一种LED恒流系统原理图2是现有技术提供的第二种LED恒流系统原理图；图3是本专利技术实施例半导体集成电路中的整流器的结构示意图；图4是整流器的原理图；图5 (A)是本专利技术实施例提供的一种半导体集成电路的方案一的原理示意图；图5 (B)是本专利技术实施例提供的一种半导体集成电路的方案二的原理示意图；图6是图5 (B)示出的一种半导体集成电路的电路原理图；图7是本专利技术实施例提供的另一种半导体集成电路的电路原理图。具体实施例方式为了使本专利技术要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。如图3所示，半导体集成电路中的整流器的结构示意图。本专利技术实施提供的半导体集成电路20 (参考图5、6、7)可作为LED恒流驱动控制芯片，其包括有基板(未示出)，此外，本专利技术实施例提供的整流器中的P型衬底为半导体集成电路20中的基板。整流器配设于具有P型衬底100的半导体集成电路20中，所述整流器包括:两个N阱200、两个P阱300、两个N型掺杂区400、两个第一 P+区102、两个第一 N+区202、至少两个第二 P+区302以及两个第二 N+区402。两个第一 P+区102配设于P型衬底100 ;两个相离的N阱200，配设于P型衬底100，两个N阱200各自配设有第一 N+区202 ;两个P阱300各自配设于两个N阱200，并各自配设有至少一个第二 P+区302 ;两个N型掺杂区400各自配设于两个P阱300的N型掺杂区400，并各自配设有第二 N+区402。上述整流器中半导体集成电路20的基板，通过设置一 P型衬底，并于该衬底100上形成两个N阱200、两个P阱300、两个N型掺杂区400，两个N阱200与P型衬底100形成整流器中的两个PN结，两个P阱300和两个N型掺杂区400形成整流器中的另外两个PN结，使得应用在内部集成了原本为分立元件的整流器的半导体集成电路20时，可简化外围电路的布局，减小PCB的体积，降低产品生产成本。本实施例中，两个第一 P+区102、两个N阱200、两个P阱300以及两个N型掺杂区400均设于P型衬底100的上方靠近绝缘层600。参考图3和图4，两个第一 N+区202与两个第一 P+区102各自形成PN结，其中第一 P+区102连接的电极GND作为整流器的接地端与地相接；两个第二 N+区402与第二P+区302 (参考图3)各自形成PN结，与第一 N+区202和第二 P+区302相接的两个电极\、V。分别作为整流器的两个输入端各自与交流电源AC (参考图1、2)的两个连接端相连，而与第二 N+区402相接的电极Vdc作为整流器的输出端口。可以理解的是，上述的第一 P+区102、第二 P+区均作为所形成的PN结的阳极，第一 N+区202、第二 N+区402均作为所形成的PN结阴极。优选地，整流器还包括两个深阱区(De印Nwell) 500，两个深阱区500分别配设于两个N阱200的底部和P型衬底100之间，使PN结的耐压度得以提高。优选地，N型掺杂区400为轻掺杂区，掺杂浓度低于第二 N+区402掺杂浓度，使PN结的耐压度得以提高。优选地，两个N阱200位于两个第一 P+区102之间。参考图5 (A)和5 (B)，提供了一种半导体集成电路20，包括基板以及上述的整流器，整流器的P型衬底为所述基板，半导体集成电路20用于驱动LED灯串10或LED灯组30。整流器的结构原理如上所述，这里不再赘述。在其中一个优选的实施例中，半导体集成电路20还包括用于接通LED灯串10的恒流控制电路22，恒流控制电路22与整流器共用P型衬底100 ;所有的LED灯串10的输入端与第二 N+区402电连接、输出端接地。。LED灯串10的输入端即阳极端连接于整流器的输出端，具体即是上述的与两个第二 N+区402相连的电极。参考图6，在优选的实施例中，恒流控制电路22包括恒流源产生电路、MOS管QkO以及数量与LED灯串10相同的η个MOS管，即MOS管Qkl到MOS管Qkn。恒流源产生电路与所述第二 N+区电连接并通过一滤波电容Cl接地，所述MOS管QkO漏极和栅极以及MOS管Qkl到MOS管Qkn的栅极与恒流源产生电路输出端连接，所述MOS管Qkl到MOS管Qkn的漏极分别与相应的LED灯串10的输出端连接，所述所有的MOS管的源极均接地，即MOS管QkO和数量与LED灯串10相同的η个MOS管的源极均接地。本实施例中，MOS管QkO，MOS管Qkl，......MOS管Qkn为N型MOS管。如图7所示，LED灯组30包括第I组到第η组。在另一个优选的实施例中，半导体集成电路20还包括分压网络23、通过分压网络23与第二 N+区402电连接的逻辑控制电路24以及通过逻辑控制电路 24驱动以控制LED等组逐级启动的开关模块25，逻辑控制电路24、开关模块25、分压网络23与整流器共用P型衬底100 ;所有的LED灯组30的输入端与第二 N+区402电连接、输出端接地。LED灯组30的输入端即阳极端连接于整流器的本文档来自技高网...

【技术保护点】
一种整流器，配设于具有P型衬底的半导体集成电路中，其特征在于，所述整流器包括：两个第一P+区，配设于所述P型衬底；两个相离的配设于所述P型衬底的N阱，所述两个N阱各自配设有第一N+区；两个各自配设于所述两个N阱的P阱，所述两个P阱各自配设有至少一个第二P+区；两个各自配设于所述两个P阱的N型掺杂区，所述两个N型掺杂区各自配设有第二N+区。

【技术特征摘要】

【专利技术属性】
技术研发人员：李照华，王乐康，胡乔，林道明，赵春波，陈绪坤，
申请(专利权)人：深圳市明微电子股份有限公司，
类型：发明
国别省市：