页面缓冲器电路装置及其操作方法制造方法及图纸

本发明专利技术公开了一种页面缓冲器电路装置及其操作方法，该装置包含一页面缓冲电路，该页面缓冲电路与一存储阵列的一位线耦接，包括一栓锁储存一多阶段编程操作不同阶段的数据。一准备阶段于该目前多阶段编程操作的该编程阶段及该编程验证阶段之后。在此准备阶段中，该控制电路导致该栓锁以储存准备数据而指示是否在该目前多阶段编程操作之后的下一个多阶段编程操作中编程该存储单元。该编程验证阶段的结果与该目前多阶段编程操作一开始于该栓锁中的内容足以决定该准备数据。

【技术实现步骤摘要】

本专利技术是关于一页面缓冲器，尤其是一种。
技术介绍
一个典型存储阵列中具有成千上万个存储单元需要由成千上万个位线进行存取，且因此需要成千上万个页面缓冲器电路。一个范例页面缓冲器电路包括至少两个栓锁。一第一栓锁储存一多阶段编程操作不同阶段的数据。于此编程操作的一阶段中，需要一先前多阶段编程操作的结果。然而，因为第一栓锁中的数据经常改变，第一栓锁本身并未储存此先前多阶段编程操作的结果。此页面缓冲器电路中的一第二栓锁储存一先前多阶段编程操作的结果于每一页面缓冲器电路内立刻可以存取的位置。每一个页面缓冲器电路的多个栓锁会占用集成电路中较大的布局面积。如此的传统页面缓冲器电路设计的范例显示于图1及图2中。
技术实现思路
本专利技术是公开一种装置，其包括一页面缓冲电路及控制电路。页面缓冲电路与一存储阵列的一位线耦接。该页面缓冲电路包括一栓锁储存一多阶段编程操作不同阶段的数据。一范例多阶段编程操作包括编程阶段、编程验证阶段、数据结合阶段、复位阶段、选通阶段、及数据反向或准备阶段。于多阶段编程操作中不同阶段储存于栓锁中的数据范例包括编程数据、编程验证数据及准备数据。根据此多阶段编程操作中的特定阶段，在栓锁中的数据会被栓锁解释为不同的数据。在一实施例中，仅单一栓锁用来储存此多阶段编程操作中不同阶段的数据，而页面缓冲器中没有其他的栓锁。于编程阶段中，该栓锁储存编程数据指示目前多阶段编程操作中是否要编程此存储单元。举例而言，编程数据指示此存储单元要被编程，或是此存储单元是一编程抑制存储单元。一编程抑制存储单元是一个不要进行编程的存储单元，或是在先前编程操作中被选取要进行编程且被成功地编程的存储单元。于编程验证阶段中，该栓锁储存编程验证数据指示目前多阶段编程操作中的前一编程阶段是否已经成功地编程此存储单元。此数据与编程抑制存储单元无关。准备数据而指示是否在该目前多阶段编程操作之后的下一个多阶段编程操作中编程该存储单元。举例而言，假如一存储单元于一编程阶段中进行编程，且编程验证阶段指示并未成功地编程此存储单元。则之后此准备数据指示此存储单元在下一个多阶段编程操作中仍要再被编程。该编程验证阶段的结果与该目前多阶段编程操作一开始于该栓锁中的内容足以决定该准备数据。在一实施例中，于此准备阶段，该栓锁所储存的准备数据指示下一个多阶段编程操作中需要编程该存储单元，以响应该编程验证阶段时所指示的编程该存储单元失败。此外，此准备数据指示该下一个多阶段编程操作中不要编程该存储单元，以响应该编程验证阶段时所指示的编程该存储单元成功。举例而言，目前多阶段编程操作中的编程阶段已经成功地编程此存储单元，或是先前多阶段编程操作中的编程阶段已经成功地编程此存储单元，或是此存储单元是一编程抑制存储单元。在一实施例中，该栓锁储存准备数据指示该下一个多阶段编程操作中不要编程该存储单元，以响应该编程验证阶段时所指示的编程该存储单元成功。在一实施例中，于该目前多阶段编程操作之前，该栓锁储存(I) 一第一值指示该目前多阶段编程不要编程该存储单元；及(2) —第二值指示该目前多阶段编程要编程该存储单元两者之一。此数据可以是先前多阶段编程操作的准备数据，或是一初始多阶段编程操作的准备设定数据。在一相同值储存于此栓锁内的实施例中，以(I)指示于该目前多阶段编程操作之前，目前多阶段编程不要编程该存储单元，及(2)指示，在此准备阶段，下一个多阶段编程操作不要编程该存储单元。在一实施例中，该页面缓冲器没有包括其他储存该第一值指示该下一个多阶段编程操作中不要编程该存储单元的栓锁。此控制电路与该页面缓冲电路耦接。该控制电路控制与该页面缓冲电路耦接的该位线所存取的一存储单元的目前多阶段编程操作。此目前多阶段编程操作包括一准备阶段于该目前多阶段编程操作的该编程阶段及该编程验证阶段之后。于此准备阶段该控制电路导致栓锁储存准备数据以指示是否在该目前多阶段编程操作之后的下一个多阶段编程操作中编程该存储单元。在一实施例中，该页面缓冲器电路具有一感测节点及一栓锁节点。该感测节点，于该编程验证阶段时，指示与该页面缓冲电路耦接的该位线所存取的一存储单元是否已经成功地编程。该栓锁节点，指示于该目前多阶段编程操作前的一先前多阶段编程操作是否编程该存储单元失败。以及切换电路与该感测节点与该栓锁节点于该目前多阶段编程操作的该编程验证阶段后电性耦接，以响应该栓锁节点所指示的该先前多阶段编程操作时的编程该存储单元失败。范例切换电路是一系列串联的晶体管，例如场效晶体管。在一实施例中，该页面缓冲器电路具有一栓锁节点，指示于该目前多阶段编程操作前的一先前多阶段编程操作是否编程该存储单元失败。该目前多阶段编程操作包含一复位阶段于该编程阶段与该编程验证阶段之后及该准备阶段之前。对此复位阶段，该控制电路导致该栓锁节点储存一特定值无论该目前多阶段编程操作的先前结果。本专利技术的另一目的提供一种方法，包括:于一页面缓冲电路耦接的一位线所存取的一存储单元进行一目前多阶段编程操作时，进行一准备阶段于一编程阶段与一编程验证阶段之后，该准备阶段导致该页面缓冲电路中的一栓锁储存准备数据而指示是否在该目前多阶段编程操作之后的下一个多阶段编程操作中编程该存储单元，其中该栓锁在一多阶段编程操作的不同阶段中储存编程数据、编程验证数据及该准备数据，其中该编程验证阶段的结果与该目前多阶段编程操作一开始于该栓锁中的内容足以决定该准备数据。此处公开许多不同的实施例。本专利技术的再一目的提供另一种方法，包括:于一页面缓冲电路耦接的一位线所存取的一存储阵列中的一存储单元进行一目前多阶段编程操作时，仅使用一个栓锁储存准备数据而指示是否在该目前多阶段编程操作之后的下一个多阶段编程操作中编程该存储单元。本专利技术的又一目的提供一种装置，包含页面缓冲电路，其包括一感测节点、仅有一栓锁以及一P型晶体管的与非门串行。此页面缓冲电路及其中的感测节点选择性地与一存储阵列的一位线耦接。此P型晶体管的与非门串行与该感测节点及该仅有一栓锁耦接。附图说明本专利技术是由权利要求范围所界定。这些和其它目的，特征，和实施例，会在下列实施方式的章节中搭配图式被描述，其中:图1显示具有多重栓所以储存数据的页面缓冲器的电路示意图。图2显示在图1电路中所选择节点在此多阶段编程操作中不同阶段的逻辑值。图3显示具有一个栓锁以于多阶段编程操作中选通不同型态数据的页面缓冲器的电路示意图，其不同型态数据可为编程数据、编程验证数据、指示是否进行后续编程操作以编程此存储单元的准备数据等。图4显示在图3电路中所选择节点在此多阶段编程操作中不同阶段的逻辑值。图5显示根据本专利技术一实施例的具有此处所描述的页面缓冲器系统的集成电路方块不意图。主要元件符号说明575:集成电路560:非易失存储阵列561:列译码器 562:字线563:页面缓冲器564:整体位线566:行译码器565:总线567:数据总线569:递增步进脉冲编程、擦除与读取操作的状态机构568:偏压调整供应电压573:数据输入/输出线574:其他电路具体实施例方式图1显示具有多重栓锁以储存数据的页面缓冲器的电路示意图。晶体管Tl是NMOS晶体管由在晶体管Tl栅极的BLC信号控制。根据BLC信号，晶体管Tl与位线(未示)及SEN节点连接或不连接。位线及SEN节点与T本文档来自技高网...

【技术保护点】
一种页面缓冲器电路装置，包含：一页面缓冲电路，该页面缓冲电路与一存储阵列的一位线耦接，包括一栓锁；以及控制电路，该控制电路与该页面缓冲电路耦接，该控制电路控制与该页面缓冲电路耦接的该位线所存取的一存储单元的目前多阶段编程操作，该目前多阶段编程操作包括：一编程阶段，其中该栓锁储存编程数据；一编程验证阶段于该编程阶段之后，其中该栓锁储存编程验证数据；以及一准备阶段于该目前多阶段编程操作的该编程阶段及该编程验证阶段之后，其中该控制电路导致该栓锁以储存准备数据而指示是否在该目前多阶段编程操作之后的下一个多阶段编程操作中编程该存储单元；其中该编程验证阶段的结果与该目前多阶段编程操作一开始于该栓锁中的内容足以决定该准备数据。

【技术特征摘要】

【专利技术属性】
技术研发人员：洪继宇，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：