存储器芯片测试机制造技术

本实用新型专利技术揭露一种存储器芯片测试机，至少一测试盘，具有一上表面及相对于该上表面的一下表面；多个放置槽，形成于该测试盘的上表面，并于每该放置槽内具有一贯穿该测试盘的测试孔；至少一测试基板，具有一上表面及相对于该上表面的一下表面，配置于该测试盘下方；多个检测区，形成于该测试基板的上表面，每个检测区相对于每个测试孔；一连接端，形成于该测试基板的一侧边；一测试座，具有至少一测试端，该测试端与该连接端连接；及一检测器，与该测试座电性连接。另用测试盘上的测试孔，使存储器芯片测试机的测试基板能一次对齐所有芯片，在同一时间做检测，其减少制程大量的工时，并增加测试者的收益，亦会对后续产品的进度产生正向效益。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术有关于一种存储器芯片测试机，特别是有关于一种用于大量测试芯片的存储器芯片测试机。
技术介绍
近几年来，随着电子科技、网络等相关技术的进步，以及全球电子市场消费水平的提升，个人计算机、多媒体、工作站、网络、通信相关设备等电子产品的需求量激增，带动整个世界半导体产业的蓬勃发展。而由一晶娃片制造成为一集成电路芯片(Integrate Circuit Chip ;ICchip),需耗费多道的制程，包括:产品设计(IC Design)、晶娃片制造(Wafer Manufacture)、光罩(Photo Mask)制造、IC 封装(Packaging)JlJi^ (Testing)、包装(Assembly),以及外围的导线架制造(Lead-FrameManufacture)、连接器制造(Connector Manufacture)、电路板制造(BoardManufacture)等,此一结合紧密的制程体系,形成现今高科技的结晶。在各电子产品中，集成电路芯片被视为其心脏枢纽，因此世界各电子厂对集成电路芯片采购标准也最为严苛。在现下对集成电路芯片需求大增的情况下，供货商除了确保最终测试(Final Testing)准确无误外,亦必须能够迅速的大量出货。在芯片检测系统，将一载满集成电路芯片的测试盘(Tray)送入至一入料机器手臂下方，入料机器手臂前端设有吸嘴，下降机器手臂，即可利用吸嘴吸取料盘中一芯片后，为相邻排列的多个检测机构--填入集成电路芯片。然而，测试盘(Tray)上有数个晶粒，以机器手臂吸取至检测机构一一检测，其需耗费大量的工时，在现今对集成电路芯片有大量需求的情况下，其会降低测试者的收益，亦会对后续产品的进度有所影响。
技术实现思路
为了解决上述所提到问题，本技术的一主要目的在于提供一种存储器芯片测试机，特别是一种对测试盘上的芯片同一时间做检测，其快速且准确。依据上述目的，本技术提供一种存储器芯片测试机，包括:至少一测试盘，具有一上表面及相对于上表面的一下表面；多个放置槽，形成于测试盘的上表面，并于每放置槽内具有一贯穿测试盘的测试孔；至少一测试基板，具有一上表面及相对于上表面的一下表面，配置于该测试盘下方；多个检测区，形成于测试基板的上表面，每个检测区相对于每个测试孔；一连接端，形成于测试基板的一侧边；一测试座，具有至少一测试端，测试端与连接端连接；及一检测器，与测试座电性连接。其中，该检测区进一步包含多个检测接点。其中，该放置槽内进一步包含至少一导正件。其中，该测试基板进一步包含一控制元件。其中，该放置槽大于该测试孔。其中，该检测器是以有线连接的方式连接于该测试座。其中，该检测器是以无线连接的方式连接于该测试座。本技术的有益效果:本技术所提出的存储器芯片测试机，不仅能对一个测试盘上的芯片同一时间做检测，亦可对多个测试盘同一时间做检测，以减少制程大量的工时，并增加测试者的收益，亦会对后续产品的进度产生正向效益。附图说明图1为本技术的测试盘与对应测试基板的俯视图；图2为本技术的存储器芯片测试机的剖视图；图3为本技术的检测芯片的剖视图；图4为本技术另一实施例的存储器芯片测试机的剖视图。主要元件符号说明10测试盘101上表面103下表面12放置槽121导正件14测试孔141放置间隔20、20’、20” 测试基板201上表面203下表面22检测区221检测接点24连接端30测试座32、32’、32” 测试端40 检测器50待测芯片501测试脚60导线70压置板80控制元件具体实施方式为使本技术的目的、技术特征及优点，能更为相关
人员所了解并得以实施本技术，在此配合所附图式，于后续的说明书阐明本技术的技术特征与实施方式，并列举较佳实施例进一步说明，然以下实施例说明并非用以限定本技术，且以下文中所对照的图式，是表达与本技术特征有关的示意。请参阅图1，为本技术的测试盘与对应测试基板的俯视图。如图1所示，存储器芯片测试机主要包含一测试盘IO(Tray)及一测试基板20 ;测试盘10具有一上表面101及相对于上表面101的一下表面103 ;在上表面101上形成多个放置槽12，用以放置待测芯片，并于每一放置槽12内具有一贯穿测试盘10的测试孔14，使待测芯片下方的测试脚得以露出于下表面103 ;另外，在放置槽12中配置有至少一个导正件121，用以导正待测芯片，使其不会放置歪斜，影响测量。测试基板20具有一上表面201及相对于上表面201的一下表面203 ;在上表面201上形成多个检测区22，并于检测区22上具有多个检测接点221 ;其中，每一检测区22其位置相对于测试盘10上的每一测试孔14，而多个检测接点221亦相对于待测芯片的多个测试脚。接着，请参阅图2，为本技术的存储器芯片测试机的剖视图。如图2所示，在待测芯片50要检测时，将每一待测芯片50放置于测试盘10上的每一放置槽12内；放置槽12的宽度大于测试孔14的宽度，因此之间的间距会形成一放置间隔141，用以在放置待测芯片50时，卡住待测芯片50的周围；而待测芯片50的多个测试脚501便会经由测试孔14露出于测试盘10的下表面103。在测试盘10上将全部待测芯片50放置完成后，将测试盘10放置于测试基板20上方，并使待测芯片50的多个测试脚501与测试基板20上的多个检测接点221对齐；在测试基板20的一侧形成一连接端24 (Finger)，用以与一测试座30的测试端32连接；测试座30与一检测器40电性连接，例如以导线60的有线连接，或者以无线连接的方式连接。再接着，请参阅图3，为本技术的检测芯片的剖视图。如图3所示，在检测时，测试盘10上方会配置有一压置板70，将待测芯片50往下压，并使每一待测芯片50的多个测试脚501皆全部电性连接于测试基板20上的每一检测区22的多个检测接点221，以检测测试盘10上的每一待测芯片50 ;而其测量结果会经由测试基板20的连接端24传至测试座30，最后传至检测器40，在其上显示检测结果。另外，在测试基板20上进一步配置一控制元件80，用以控制接收到每一待测芯片50的检测信号。通过连接一整片测试基板20，可在同一时间检测大批芯片，增加检测芯片的数量，减少制程大量的工时，并增加测试者的收益，亦会对后续产品的进度产生正向效益。再接着，请参阅图4，为本技术另一实施例的存储器芯片测试机的剖视图。如图4所示，在本实施例中，其测试座30具有多个测试端32、32’、32”...，用以连接多个测试基板20、20’、20”...;而每一测试基板20的检测方式如上图2所述，在此不再加以赘述。通过连接多片测试基板20，可在同一时间检测大批芯片，增加检测芯片的数量，以减少制程大量的工时，并增加测试者的收益，亦会对后续产品的进度产生正向效益。本技术检测的待测芯片50的测试脚501可为接脚、焊垫或锡球，在测试基板20上的检测接点221，其可配合接脚或焊垫的量测，配置相对应的量测点，本技术不加以限定；另外，本技术的待测芯片50可为固态硬盘(SSD)、存储卡(SD、Micro SD)等存储器芯片，但本技术不对待测芯片50的类型加以限定。虽然本技术以前本文档来自技高网...

【技术保护点】
一种存储器芯片测试机，其特征在于，包括：至少一测试盘，具有一上表面及相对于该上表面的一下表面；多个放置槽，形成于该测试盘的上表面，并于每该放置槽内具有一贯穿该测试盘的测试孔；至少一测试基板，具有一上表面及相对于该上表面的一下表面，配置于该测试盘下方；多个检测区，形成于该测试基板的上表面，每个检测区相对于每个测试孔；一连接端，形成于该测试基板的一侧边；一测试座，具有至少一测试端，该测试端与该连接端连接；及一检测器，与该测试座电性连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈石矶，
申请(专利权)人：标准科技股份有限公司，
类型：实用新型
国别省市：