利用盲过孔和内部微过孔以耦联子组件来制造印刷电路板的系统和方法技术方案

利用盲过孔和内部微过孔以耦联子组件来制造印刷电路板的系统和方法。本发明专利技术的实施例提供一种制造印刷电路的方法，包括：附接多个金属层载体，以形成在第一表面上包括至少一个铜箔焊盘的第一子组件；将封装材料涂覆在第一子组件的第一表面上；使封装材料和第一子组件固化；将层叠粘合剂涂覆至固化的封装材料的表面；在层叠粘合剂和固化的封装材料中形成至少一个过孔，以使至少一个铜箔焊盘暴露；附接多个金属层载体，以形成第二子组件；以及附接第一子组件与第二子组件。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及印刷电路板和制造所述印刷电路板的方法，尤其地涉及具有通过盲过孔和内部微过孔层叠的电路层的印刷电路板和制造所述印刷电路板的方法。
技术介绍
大部分的电子系统包括具有高密度的电子互连的印刷电路板。印刷电路板(PCB)可包括一个或多个电路芯、基板或载体。在用于具有一个或多个电路载体的印刷电路板的一种制造方案中，将电子线路(例如焊盘、电子互连等)制作在单独电路载体的相对面上，以形成一对电路层。电路板的这些电路层对然后可物理地并且电子地结合，以通过下列方式来形成印刷电路板:制作粘合剂(或预浸料坯或导热双面胶带)，在压床中堆叠电路层对和粘合剂，使最后所得到的电路板结构固化，钻取通孔，并且然后用铜材料电镀通孔以使电路层对互连。固化过程用于使粘合剂固化，以便为电路板结构的永久物理结合作准备。然而，粘合剂通常在固化过程期间显著收缩。与稍后的通孔钻取和电镀过程结合的收缩能引起到整体结构中的相当大的应力，导致损坏或电路层之间的不可靠的互连或结合。因此，存在对这样的材料和相关过程的需求，其能补偿该收缩并且能为电路层对之间的更多的应力释放和更可靠的电子互连作准备。另外，用铜材料电镀通孔(或过孔)需要附加的、昂贵并且费时的过程序列，该过程序列难以通过快速转变实现。图1是用于制造具有堆叠过孔的印刷电路板的顺序层叠过程的流程图，所述过程包括昂贵并且费时的顺序层叠和电镀步骤。因此，需要为能快速并且容易地制作和/或确保印刷电路板上的互连(或通孔或微过孔)的对准的印刷电路板和制造所述印刷电路板的方法作准备，其通过减少关键过程的重复而减少制造时间和成本。
技术实现思路
本专利技术的实施例的方面涉及并针对。本专利技术的实施例提供一种制造印刷电路的方法，包括:附接多个金属层载体，以形成在第一表面上包括至少一个铜箔焊盘的第一子组件；将封装材料涂覆在第一子组件的第一表面上；使封装材料和第一子组件固化；将层叠粘合剂涂覆至固化的封装材料的表面；在层叠粘合剂和固化的封装材料中形成至少一个过孔，以使至少一个铜箔焊盘暴露；附接多个金属层载体以形成第二子组件；以及附接第一子组件与第二子组件。本专利技术的另一实施例提供一种制造多层印刷电路板的方法，所述方法包括形成第一子组件，所述形成第一子组件包括:(a)附接至少一个金属层载体，以形成在第一表面上包括至少一个铜箔焊盘的第一子组件；(b)将封装材料涂覆在第一子组件的第一表面上；(C)使封装材料和第一子组件固化；(d)在固化的封装材料中形成至少一个第一过孔，以使至少一个铜箔焊盘暴露；(e)在固化的封装材料的表面上形成导电图案，该导电图案包括耦联至至少一个第一过孔的导电焊盘；(f)将层叠粘合剂涂覆至固化的封装材料的表面；(g)在接近至少一个第一过孔的层叠粘合剂中形成至少一个孔；(h)用导电材料填充至少一个孔，以形成至少一个第二过孔；重复(a)至(e)，以形成第二子组件；附接第一子组件与第二子组件，使得第一子组件的至少一个第二过孔差不多与第二子组件的导电焊盘对准。本专利技术的又一实施例提供一种用于耦联多层印刷电路板的子组件的附接结构，该结构包括:第一组件，其包括第一金属层载体，所述第一金属层载体包括:包括位于第一金属层载体的顶面中的第一定位焊盘的第一盲过孔，沿着顶面和第一定位焊盘定位的第一层叠粘合层，以及差不多充满位于第一层叠粘合剂中的导电材料的第一过孔，第一过孔与第一定位焊盘接触；以及第二组件，其包括第二金属层载体，所述第二金属层载体包括第二盲过孔，所述第二盲过孔包括位于第二金属层载体的顶面中的第二定位焊盘，其中，利用第一层叠粘合层将第一组件附接至第二组件，使得第一粘合剂中的第一过孔差不多与第二盲过孔的第二定位焊盘对准。附图说明图1是用于制造具有堆叠过孔的印刷电路板的顺序层叠过程的流程图，所述过程包括顺序层叠和电镀步骤。图2a_2f图示根据本专利技术一个实施例的利用位于封装和粘合层中的内部微过孔附接子组件以形成多层印刷电路板的过程。图2g是根据本专利技术的一个实施例的图2a_2f的完成的多层印刷电路板的横截面视图。图3是根据本专利技术的一个实施例的具有利用图2a_2f的过程附接的三个子组件的多层印刷电路板的横截面视图。图4a_4j图示根据本专利技术一个实施例的利用位于粘合层中的内部微过孔附接子组件以形成多层印刷电路板的替代性过程。图5是根据图4a_4j的过程包括由粘合剂和导电胶耦联以形成细过孔的两个盲过孔的子组件间附接的横截面放大图。图6是根据本专利技术一个实施例的包括在由粘合剂和导电胶耦联以形成过孔的每个子组件上的堆叠过孔的另一子组件间附接的横截面放大图。图7是根据本专利技术一个实施例的利用位于具有扩大的表面积的两个机械钻取的过孔之间的导电胶微过孔的另一子组件间附接的横截面放大图。具体实施例方式在以下的详细说明中，作为例证示出并描述了本专利技术的某些示例性实施例。如本领域的技术人员应认识到的是，所描述的示例性实施例可以各种方式改变而全部都不偏离本专利技术的精神或范围。因此，附图和说明在本质上将被认为是说明性的，而不是限制性的。存在附图中示出了的部分或附图中没有示出的部分，所述部分由于它们对本专利技术的完整理解不是不可缺少的，所以在说明书中没有讨论。相同的附图标记标识相同的单元。图1是用于制造具有堆叠过孔的印刷电路板的顺序层叠过程的流程图，所述过程包括顺序层叠和电镀步骤。图2a_2f示出了根据本专利技术一个实施例的利用位于封装和粘合层中的内部微过孔制造包括附接层叠子组件的印刷电路板的过程。在图2a中，过程开始于当提供具有四层和在两面上的铜焊盘(例如箔)102的层叠子组件100时。层叠子组件100还包括两个电镀或填充的通孔过孔104。子组件的层可由金属、陶瓷或绝缘材料(例如，诸如特氟隆、导热碳(Stablecor)、无卤素之类的FR4、LCP、测尔芒特(Thermount)、BT、GPY等，其中，GPY是不适合FR4类的叠片，诸如聚酰亚胺、氮丙啶固化环氧树脂、双马来酰亚胺及其他电气级的叠片)制成。然而，本专利技术不因此受限制。在其他实施例中，能使用其他合适的基板和导电层材料。在图2a所示的实施例中，子组件层具有范围在大约3至4密耳之间的厚度。然而，在其他实施例中，子组件层及其他部件能具有其他合适的尺寸。在多个实施例中，可利用图1所描述的过程制造层叠子组件100。在其他实施例中，子组件可以是具有多个单金属层载体和堆叠微过孔的单层叠子组件。在全部内容以引用方式在此并入的美国专利N0.7，523，545、美国临时专利申请N0.61/189171和美国专利申请N0.12/772, 086中进一步描述了用于制造电路板的单层叠过程的方面。在图2a所图示的实施例中，层叠子组件100包括四个金属层。在其他实施例中，层叠子组件可包括超过或少于三个的金属层载体。在图2a所图示的实施例中，层叠子组件包括两个通孔过孔。在其他实施例中，层叠子组件可具有超过或少于两个的过孔。在其他实施例中，通孔过孔可用堆叠微过孔、埋过孔和/或盲过孔替代。在图2b中，过程将封装材料106涂覆至层叠子组件100的顶面，并使所述封装材料106固化。在多个实施例中，封装材料是介电材料。在多个实施例中，固化通过在预先选择的温度下加热子组件和在所述子组件上的封装材料达预先选择的持续时间来实现。封装材料可以是本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：R库马，MP德莱尔，MJ泰勒，
申请(专利权)人：DDI环球有限公司，
类型：
国别省市：