一种半导体芯片及其压焊块金属层增厚制作方法技术

本发明专利技术公开了一种半导体芯片及其压焊块金属层增厚制作方法，用以简化压焊块金属层增厚制作工艺，降低制作成本。所述压焊块金属层增厚制作方法包括：在硅衬底上生长第一金属层；对所述第一金属层进行光刻及刻蚀，获得包括金属熔丝和压焊块的金属走线；在所述金属走线上生长钝化层；对所述钝化层进行第一次光刻及刻蚀，获得露出压焊块区域的第一窗口；在具有所述第一窗口的钝化层上生长第二金属层；对所述第二金属层进行光刻及刻蚀，获得只覆盖压焊块区域的金属层，露出非压焊块区域的钝化层；对所述非压焊块区域的钝化层进行第二次光刻及刻蚀，获得露出金属熔丝区域的第二窗口。

【技术实现步骤摘要】

本专利技术涉及半导体芯片制作工艺
，尤其涉及一种半导体芯片及其压焊块(Pad)金属层增厚制作方法。
技术介绍
在半导体芯片制作工艺中，尤其是在集成有互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)器件的芯片制作工艺中，为了降低芯片的制作成本，使用铜线代替金线对芯片进行封装，但是由于铜线的硬度较高、易氧化等缺点，在压焊块区域进行封装打线时，很容易将压焊块损坏，因此，需要增加压焊块区域金属层的厚度。对于具有金属熔丝(Fuse)的CMOS芯片，在必要时，需要加电压将金属熔丝烧断，来调整芯片中电路的结构。因此需要在钝化层上刻出窗口，露出金属熔丝，以确保金属熔丝在通电烧调时，生成物能挥发出去或者流出去。在压焊块金属层增厚的制作工艺中，很容易将金属熔丝损伤或者刻蚀掉，造成芯片功能的改变或破坏。为了在压焊块金属层增厚的同时不损伤金属熔丝，现有技术中压焊块金属层增厚制作方法主要包括以下步骤:参见图1,在娃衬底I上生长第一金属层2, —般为招(Al)层。参见图2，采用光刻及刻蚀工艺在所述第一金属层2上刻蚀出包括金属熔丝22和压焊块21的金属走线。参见图3，在具有压焊块21和金属熔丝22的芯片上生长一层介质层3，该介质层3通常为二氧化硅(SiO2)层。参见图4，采用光刻、刻蚀工艺在所述介质层3上仅刻蚀出压焊块区域窗口 23，该区域为用于铜线打线的区域。参见图5，在具有压焊块区域窗口 23的芯片上制作第二金属层4。参见图6，对所述第二金属层4进行刻蚀，获得覆盖于压焊块区域上的金属层41，非压焊块区域的金属层均被刻蚀掉，此时，压焊块区域上的部分第一金属层和第二金属层为增厚的压焊块金属层。参见图7,在芯片上生长一层钝化层5,该钝化层5为氮化娃。参见图8，对钝化层5进行刻蚀，露出压焊块区域金属层41，然后对介质层3进行刻蚀，露出金属熔丝区域窗口中的金属熔丝22。上述压焊块金属层增厚制作方法中，进行了一次介质层和一次钝化层的生长，在刻蚀金属熔丝区域窗口时，需要先后刻蚀钝化层和介质层，钝化层和介质层是由两种不同材料溅射而成，刻蚀完钝化层之后，需要更改刻蚀参数来刻蚀介质层，而且刻蚀时间长。所以，压焊块金属层增厚制作工艺流程较复杂，而且成本较高
技术实现思路
本专利技术实施例提供一种具有金属熔丝的半导体芯片及其压焊块金属层增厚制作方法，用以简化芯片压焊块金属层增厚制作工艺流程，降低芯片的制作成本。本专利技术实施例提供的一种压焊块金属层增厚制作方法包括:在娃衬底上生长第一金属层；对所述第一金属层进行光刻及刻蚀，获得包括金属熔丝和压焊块的金属走线；在所述金属走线上生长钝化层；对所述钝化层进行第一次光刻及刻蚀，获得露出压焊块区域的第一窗口 ；在具有所述第一窗口的钝化层上生长第二金属层；对所述第二金属层进行光刻及刻蚀，获得只覆盖压焊块区域的金属层，露出非压焊块区域的钝化层；对所述非压焊块区域的钝化层进行第二次光刻及刻蚀，获得露出金属熔丝区域的第二窗口。本专利技术实施例提供的一种半导体芯片，该芯片采用上述制作方法制作而成。本专利技术实施例，通过在硅衬底上生长第一金属层；对所述第一金属层进行光刻及刻蚀，获得包括金属熔丝和压焊块的金属走线；在所述金属走线上生长钝化层；对所述钝化层进行第一次光刻及刻蚀，获得露出压焊块区域的第一窗口 ；在具有所述第一窗口的钝化层上生长第二金属层；对所述第二金属层进行光刻及刻蚀，获得只覆盖压焊块区域的金属层，露出非压焊块区域的钝化层；对所述非压焊块区域的钝化层进行第二次光刻及刻蚀，获得露出金属熔丝区域的第二窗口。整个压焊块金属层增厚的过程中，省去了现有技术中介质层的生长，简化了芯片压焊块金属层增厚制作工艺流程，降低芯片的制作成本。附图说明图1为现有技术在硅衬底上生长第一金属层的半导体芯片结构剖面图；图2为现有技术具有金属走线的芯片结构剖面图；图3为现有技术具有介质层的半导体芯片结构剖面图；图4为现有技术具有压焊块区域窗口的半导体芯片结构剖面图；图5为现有技术具有第二金属层的半导体芯片结构剖面图；图6为现有技术具有增厚以后的压焊块区域窗口的半导体芯片结构剖面图；图7为现有技术具有钝化层的半导体芯片结构剖面图；图8为现有技术具有金属熔丝窗口和压焊块区域窗口的半导体芯片结构剖面图；图9为本专利技术实施例提供的一种压焊块金属层增厚制作方法流程图；图10为本专利技术实施例提供的在硅衬底上生长第一金属层的半导体芯片结构剖面图；图11为本专利技术实施例提供的具有金属熔丝和金属走线的半导体芯片结构剖面图；图12为本专利技术实施例提供的生长了钝化层的半导体芯片结构剖面图；图13为本专利技术实施例提供的露出压焊块区域的第一窗口的半导体芯片结构剖面图；图14为本专利技术实施例提供的具有第二金属层的半导体芯片结构剖面图15为本专利技术实施例提供的具有增厚的压焊块金属层的半导体芯片结构剖面图；图16为本专利技术实施例提供的露出金属熔丝和增厚的压焊块金属层的半导体芯片结构剖面。具体实施例方式本专利技术实施例提供了一种具有金属熔丝的半导体芯片及其压焊块金属层增厚制作方法，用以简化芯片压焊块金属层增厚制作工艺流程，降低芯片的制作成本。本专利技术实施例通过在具有金属熔丝和金属走线的第一金属层上生长钝化层，首先刻蚀出压焊块金属层区域窗口，对该压焊块金属层区域进行增厚处理，即生长第二金属层，对该第二金属层进行刻蚀，得到仅覆盖于压焊块金属层区域上的金属层，非压焊块金属层区域的第二金属层被刻蚀掉露出钝化层，最后对钝化层进行刻蚀，露出熔丝金属。上述压焊块金属层增厚制作方法中，保护了金属熔丝免受损坏。而且，没有进行制作介质层的步骤，简化了压焊块金属层增厚制作工艺，降低了成本。以下将结合附图对本专利技术实施例提供的技术方案进行详细的描述。参见图9，本专利技术实施例提供的一种压焊块金属层增厚制作方法，包括步骤:SlOl、在娃衬底上生长第一金属层。S102、对所述第一金属层进行光刻及刻蚀，获得包括金属熔丝和压焊块的金属走线。S103、在所述金属走线上生长钝化层。S104、对所述钝化层进行第一次光刻及刻蚀，获得露出压焊块区域的第一窗口。S105、在具有所述第一窗口的钝化层上生长第二金属层。S106、对所述第二金属层进行光刻及刻蚀，获得只覆盖压焊块区域的金属层，露出非压焊块区域的钝化层。S107、对所述非压焊块区域的钝化层进行第二次光刻及刻蚀，获得露出金属熔丝区域的第二窗口。下面结合附图对本专利技术实施例提供的技术方案进行说明。本专利技术实施例提供的一种压焊块金属层增厚制作方法，具体包括:参见图10，采用离子溅射法，在多晶硅(POLY)半导体衬底6上生长一层约I μ m厚的金属(Metal)层7，该金属层作为第一金属层7，该第一金属层7为铝含量达98.5%的铝硅铜(AlSiCu)合金，用于制作芯片电路包括金属熔丝和压焊块金属走线。参见图11，采用光刻及刻蚀工艺，刻蚀出金属熔丝71和压焊块72的金属走线，该刻蚀为干法刻蚀。参见图12,采用化学气相沉积(Chemical Vapor Deposition,CVD)法在金属走线上淀积一层约0.9 μ m厚的钝化层8 (PASSVAT10N)，该钝化层8为绝缘层，该钝化层8可以为氮化硅(Si3N4)层或者为SiO2和Si3N4的叠本文档来自技高网...

【技术保护点】
一种压焊块金属层增厚制作方法，其特征在于，该方法包括：在硅衬底上生长第一金属层；对所述第一金属层进行光刻及刻蚀，获得包括金属熔丝和压焊块的金属走线；在所述金属走线上生长钝化层；对所述钝化层进行第一次光刻及刻蚀，获得露出压焊块区域的第一窗口；在具有所述第一窗口的钝化层上生长第二金属层；对所述第二金属层进行光刻及刻蚀，获得只覆盖压焊块区域的金属层，露出非压焊块区域的钝化层；对所述非压焊块区域的钝化层进行第二次光刻及刻蚀，获得露出金属熔丝区域的第二窗口。

【技术特征摘要】

【专利技术属性】
技术研发人员：马万里，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：