一种混合线条的制造方法技术

一种混合线条的制造方法，该方法包括以下步骤：在底层上依次形成材料层和硬掩模层；在所述硬掩膜层上形成光刻胶层，所述光刻胶层对光学曝光和电子束曝光都敏感，并分别利用光学曝光和电子束曝光对所述光刻胶层进行曝光，显影后形成第一光刻胶图形和电子束曝光胶图形，其中第一光刻胶图形通过光学曝光形成，电子束曝光胶图形通过电子束曝光形成；以所述第一光刻胶图形和电子束曝光胶图形为掩模，对所述硬掩模层刻蚀形成对应的第一硬掩模图形和第二硬掩模图形；以所述第一硬掩模图形和第二硬掩模图形为掩模，刻蚀所述材料层，形成第一线条和第二线条。本发明专利技术将同一层次图形按线条大小进行拆分，大线条用普通光学曝光，小线条用电子束曝光，在不影响图形质量的前提下大幅缩减曝光时间；采用特殊的光刻胶，只需涂布一次光刻胶即可实现普通光学曝光和电子束曝光。

【技术实现步骤摘要】

本专利技术涉及半导体器件制造方法，尤其涉及一种电子束曝光与普通光学曝光的混合曝光/光刻来制造精细线条的方法。
技术介绍
在当前的大规模集成电路生产工艺过程中，需要进行多次光刻。目前普遍采用普通光学曝光，普通光学曝光的优势在于曝光大线条产能高，劣势在于无法曝光精细线条。如I线光源365nm的极限为0.35um,准分子激光光源DUV248nm极限为0.13um, DUV干法193nm极限为65nm，浸没式193极限约为20nm，用传统的光学曝光技术很难实现20nm以下的器件。因此，随着器件尺寸的不断缩小，普通的光学曝光已经无法满足精细线条的曝光需求，光学曝光技术已接近极限。目前电子束曝光和EUV已经成为下一代精细图形曝光的主要竞争者，特别是20nm以下的精细图形需采用电子束或EUV光刻。然而，对EUV技术而言，仍有若干关键技术需要攻克。相对来说电子束曝光技术比较成熟，优势在于曝光精细线条，同时不需要掩膜版，但存在曝光时间长的缺点，直接导致曝光大图形时产能较低。如果能同时发挥电子束和普通光学曝光的优势，避开各自的劣势，实现同一层次大线条用普通光学曝光小线条用电子束曝光，将有效的提升产能降低成本。为此，需要提供一种高效低成本的混合曝光方法。
技术实现思路
本专利技术的目的是提供，可以克服现有曝光技术中精度与产能相互牵制的缺点，有效提升产能降低成本的同时仍然能保持高精细度。本专利技术提供了，该方法包括以下步骤:a)在底层上依次形成材料层和硬掩模层；b)在所述硬掩膜层上形成光刻胶层，所述光刻胶层对光学曝光和电子束曝光都敏感，并分别利用光学曝光和电子束曝光对所述光刻胶层进行曝光，显影后形成第一光刻胶图形和电子束曝光胶图形，其中第一光刻胶图形通过光学曝光形成，电子束曝光胶图形通过电子束曝光形成；c)以所述第一光刻胶图形和电子束曝光胶图形为掩模，对所述硬掩模层刻蚀形成对应的第一硬掩模图形和第二硬掩模图形；d)以所述第一硬掩模图形和第二硬掩模图形为掩模，刻蚀所述材料层，形成第一线条和第二线条。与现有技术相比，本专利技术具有以下优点:(I)在同一层次上采用电子束曝光和普通光学曝光相结合的混合曝光方法，将同一层次图形按线条大小进行拆分，大线条用普通光学曝光，小线条用电子束曝光，从而在不影响图形质量的前提下大幅缩减曝光时间；(2)采用特殊的光刻胶，该光刻胶对普通光学曝光和电子束曝光敏感，且在对经过普通光学曝光后再经过电子束曝光的区域进行显影时，该光刻胶不会被去除，如此一来，只需涂布一次光刻胶即可实现普通光学曝光和电子束曝光，从而不但简化了曝光工艺，还避免了由于I线光刻胶和电子束光刻胶相互影响所带来的问题。附图说明通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显:图1为根据本专利技术的混合线条的制造方法程图；图2为需要曝光所有图形的俯视图；图3为根据本专利技术的混合线条制造方法采用的大尺寸曝光掩模版的俯视图；图4是依照本专利技术的混合线条制造方法采用的小尺寸曝光的俯视图；以及图5至图9为根据本专利技术的混合线条制造方法各步骤对应的剖面示意图。具体实施例方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。下文的公开提供了许多不同的实施例或例子用来实现本专利技术的不同结构。为了简化本专利技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本专利技术。此外，本专利技术可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此夕卜，本专利技术提供了各种特定的工艺和材料的例子，但是本领域技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。应当注意，在附图中所图示的部件不一定按比例绘制。本专利技术省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本专利技术。下面，请结合图5至图9通过本专利技术的一个实施例对图1所示的混合线条的制造方法进行具体地描述。如图1所示，所述混合线条的制造方法包括以下步骤:在步骤SlOl中，在底层10上依次形成材料层20和硬掩模层30。具体地，如图5所示，首先，提供底层10，所述底层10可以是整个器件的衬底，也可以是器件形成过程中包括衬底的中间结构。衬底材质例如为体S1、SO1、体Ge、GeOI, GaN,GaAs, InSb等用于集成电路的半导体衬底，或者是表面为绝缘层的硅片(优选在体硅衬底上沉积或热氧化制成二氧化硅的衬垫层，还可以在体硅上形成氮化硅或氮氧化硅的绝缘层)、玻璃(钠钙玻璃、铝镁玻璃、钾玻璃、铅玻璃、硼硅玻璃等，可以掺杂为常用的硼磷硅玻璃BPSG，也可以是旋涂玻璃S0G，玻璃衬底优选具有矩形形状以适于切割和大面积制造且低杂质污染)、石英、塑料(优选为具有较高熔点和硬度以及良好绝缘性的组合物)、背部镂空的体硅片衬底以及具有良好绝缘性的聚合物衬底等用于显示器件的绝缘衬底。中间结构例如是形成多层互连时的中、下层结构，或者是制造金属连线之前的中间结构等等，其可包括前述的衬底以及衬底上的绝缘层和/或导电层。接着，在底层10上沉积材料层20，其用于构成本专利技术制造的器件中的精细线条。依照器件结构不同，所述材料层20的材质也不同:作为晶体管栅极时材料层20可包括掺杂多晶硅，或包括Mo、Pt、Al、T1、Co、Au、Cu、Ta等金属、以及这些金属的合金或氮化物；作为层间互连金属线时材料层20可包括W、Al、T1、Ta等金属、以及这些金属的合金或氮化物；作为器件制造时的中间产物，例如侧墙或者牺牲层时，材料层20可为氧化硅、氮化硅、氮氧化硅等绝缘材料；作为显示器件TFT驱动栅极时，材料层20可为ITO、IZO、AZO、ln203、ZTO等透明导电氧化物；作为鳍形栅器件时，材料层20可为外延单晶硅或体硅的一部分；作为后栅工艺的假栅时，材料层20可为非晶娃或微晶娃。然后，在材料层20上沉积硬掩模层30，依照曝光/光刻精细度需要，所述硬掩模层30可以是氧化物、氮化物或氮氧化物，并优选为低温氧化物(LTO) >PETEOS (PECVD制作的TE0S)或PESIN(PECVD制作的氮化硅)。如图5所示，虚线左侧区域代表小尺寸线条所在区域，右侧代表大尺寸线条所在区域，图仅作为示意，实际的线条分布不限于此，也可以大小尺寸线条区域混杂，或者存在多个大和/或小尺寸线条区域。优选地，在沉积材料层20之前，在底层10上沉积垫层11，用于稍后刻蚀的停止层或者作为栅极绝缘层，垫层11的材质可包括氧化硅、氮氧化硅、以及铪基或稀土基金属氧化物的闻k材料等。所述材料层20、垫层11以及硬掩模层30可以通过例如LPCVD、PECVD, HDPCVD,MBE、ALD等方法沉积形成。在步骤S 102中，在所述硬掩膜层30上形成光刻胶层40，所述光刻胶层对光学曝光和电子束曝光都敏感，并分别利用光学曝光和电子束曝光对所述光刻胶层进行曝光，显影后形成第一光刻胶图形和电子束曝光胶图形，其中第一光刻胶图形通过光学曝光形成，电子束曝光胶图形通过电子束曝光形成。具体地，首先，如图6所示，在整个晶片表面也即硬掩模层30上形成光刻胶层40。形成方式例如为旋涂，也本文档来自技高网...

【技术保护点】
一种混合线条的制造方法，该方法包括以下步骤：a)在底层(10)上依次形成材料层(20)和硬掩模层(30)；b)在所述硬掩膜层(30)上形成光刻胶层(40)，所述光刻胶层(40)对光学曝光和电子束曝光都敏感，并分别利用光学曝光和电子束曝光对所述光刻胶层(40)进行曝光，显影后形成第一光刻胶图形(40a)和电子束曝光胶图形(40b)，其中第一光刻胶图形(40a)通过光学曝光形成，电子束曝光胶图形(40b)通过电子束曝光形成；c)以所述第一光刻胶图形(40a)和电子束曝光胶图形(40b)为掩模，对所述硬掩模层(30)刻蚀形成对应的第一硬掩模图形(30a)和第二硬掩模图形(30b)；d)以所述第一硬掩模图形(30a)和第二硬掩模图形(30b)为掩模，刻蚀所述材料层(20)，形成第一线条(20a)和第二线条(20b)。

【技术特征摘要】

【专利技术属性】
技术研发人员：唐波，闫江，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：