智能型缺陷良率总览接口系统与方法技术方案

本发明专利技术公开了一种智能型缺陷良率总览接口系统与方法，系统设计提出一个网页服务器，服务器用以启动包涵多个功能项目的网页接口，这些功能项目提供用来在接口上点选时启动对应的功能。通过网页接口上的使用者接口，使用者可选择一或多个功能来浏览多种有关晶圆良率的内容，其中系统使用存储器存储电脑可执行指令，可选择性执行对应的功能。当晶圆影像经接口输入系统时，系统可执行一缺陷坐标转换、仪表板总览缺陷过滤、缺陷取样、缺陷产出诊断、良率预测、图形诊断、数据管理与系统管理。通过此接口系统，还提供于晶圆工艺中取得数据的一种全晶片的总览方法。本发明专利技术可以通过数据探勘而改善半导体工艺良率。

【技术实现步骤摘要】

本专利技术涉及一个整合型的接口系统与其实现智能型良率解决方案的方法，特别的是提供一具有呈现多种浏览与分析晶圆缺陷页面的网站。
技术介绍
在集成电路(integratedcircuit, IC)工艺中，薄膜沉积(thin filmdeposition)、光罩曝光(mask exposure)、黄光、光刻蚀刻(lithography, and etching)等为必要步骤，其中较难避免在IC工艺中因为一些随机粒子造成的缺陷与系统性的缺陷使得良率(yield)下降。而低良率则会升高晶片的成本。由于上述缺陷为集成电路(IC)产品良率下降的主要成因，公知技术于是提出许多解决方案，其主要目的是通过识别与消除限制良率的问题来改善良率。一般来说，可以先通过生产线缺陷扫描工具(in-line defect scan tool缺陷扫描工具s)扫描集成电路晶圆的方式得出其中缺陷(defect)，藉此界定出常见的缺陷型式，而这些工具可以得出这些常见缺陷的原因，并予以解决。随着现代化布局设计的发展，集成电路布局的大小也逐渐变小，则会影响产品良率的缺陷也随之变小。然而，晶圆厂则相对被要求要增加缺陷扫描工具与测试流程的敏感度，以取得晶圆上所谓的致命缺陷(killer defect)，因此，利用这些高灵敏度的检测工具会产生大量的缺陷数据。事实上，这样的工具也会找出非致命缺陷(non-killer defect),因此多样化的缺陷的识别与分类变的必要以改善判断致命缺陷的效率。因此更有对应的解决方法相应而生。相对来说，对于持续产出的缺陷数据，现行的技术缺少适当的工具来有效地查看这些经过扫描得出的缺陷。
技术实现思路
有鉴于上述需求，有必要提出一种网页型式的查看工具，藉以依据使用者需要提出晶圆的浏览与分析工具，以下实施方式将细节描述依据此需求提出的专利技术。为了提供晶圆或集成电路生产者适当而方便的检查缺陷的工具，本专利技术的目的在于提供一种整合型的接口系统与方法，提供智能型缺陷良率解决方案的技术，系统将整合多样的调查与良率预测工具，通过这些整合接口，晶圆生产者可以快速、方便地取得有用的信息。根据本说明书所描述的实施例之一，所揭示的为了提供智能型缺陷产生解决方案的整合性接口系统。系统包括有一网页服务器，将开始具有多个功能项目的网页接口，这些功能项目系提供使用者点选以启动一或多个对应这些项目的功能。系统包括有一存储器，其中记载电脑可执行的指令，经使用者点选功能项目后，将执行对应的指令产生对应的功倉泛。上述中的功能将表示于一网站上，提供点选项目给使用者，目的是要取得各晶圆缺陷(defect)的坐标数据，并有其他功能项目是提供使用者点选一仪表板，其中表示有晶圆缺陷的总览(summary)，提供晶圆批(wafer lot)的种类的预览信息。另有功能将提供使用者点选以在工艺早期可以根据布局图形(layout pattern)与缺陷大小执行缺陷筛选的步骤。更者，有功能项目提供使用者点选，以根据布局图形、设备(equipment)与光罩(mask)执行缺陷取样(defect sampling)。有功能项目提供使用者点选而能通过工具识别出晶圆上的随机粒子、系统性缺陷与缺陷型式。另有其他项目则是提供使用者点选根据系统性缺陷图形库、系统缺陷图形库、可制造化设计、布局基准图与高失败频率的缺陷图形库执行改善晶圆的设计良率，其中包括利用良率预测判断晶片制造时的成本、估计晶圆制作的数量，并取得新的设计。另可执行缺陷分类、识别布局图形群组、建立报表、执行数据探勘，与执行系统管理。在所揭示的接口系统的仪表板总览手段，由系统内网页服务器的一仪表板总览模块所实现，提供查看低良率批(low-yield lot)、研发批(R&D lot)、前导产品(pilotproduct)、组合晶片批(combo chip lot)与通过网页接口的搜寻结果。另有模块是用来启动网页上的特定功能，举例来说，能根据基于布局的图形群组(LPG)、布局图形群组柏拉图分布与焦点曝光矩阵图等信息，系统将利用网页服务器内的缺陷筛选模块执行缺陷筛选。上述缺陷取样手段将可由网页服务器内的缺陷取样模块根据非线路图案图形(drnnrnypattern)、设计弱点(design weak spot)、非致命缺陷(nuisance)执行缺陷取样。缺陷良率诊断手段则是由网页服务器内的缺陷良率诊断模块所执行，藉此可以识别出半导体晶圆上的随机粒子、系统性缺陷，并提供关于缺陷型式、缺陷良率、缺陷组成与分布的一或多个工艺参数。再由服务器内的设计良率模块执行设计良率判断，其中将根据系统性缺陷图形库与高失败频率的缺陷图形库执行图形比对(pattern matching)。网页服务器具有良率预测模块，藉此能根据全层致命缺陷良率总览(all-layers killer defect yield summary)执行良率预测。上述的图形诊断手段则由服务器内的图形诊断模块所执行，藉此可以分类各种缺陷、识别出一或多个布局图形群组，能够执行热点分析(hot spot analysis)与图形重叠分析(pattern overlap analysis)。在本专利技术的另一方案中，提出一智能型缺陷良率解决方案的整合型接口方法，其中步骤包括开始一网页服务器内的网页接口服务，当中包括有网页浏览服务，以开始包括有多个功能项目的的网页，提供使用者点选启动其一或个对应的功能；步骤接着输入一缺陷扫描文件(defect scan file)与设计布局,并执行缺陷筛选、分析瑕疵与建立结果文件。步骤到最后则是在网页上建立与显示一个结果的总览。本专利技术的有益效果在于，综上所述，本专利技术关于一种整合性提供缺陷良率的接口系统，通过网页程序整合多样的查看与辅助改善工艺的功能，藉此，可以通过数据探勘而改善半导体工艺良率，使用者则能借着网页来执行查看与分析，以快速并方便地取得所要的信息。附图说明图1显示由本专利技术解决缺陷产生的整合型接口系统所实现的网页示意图；图2显示本专利技术整合型接口系统的架构示意图3显示本专利技术系统的主网页实施例示意图；图4显示利用本专利技术整合型接口系统所实现的网页工具实施例示意图之一；图5显示利用本专利技术整合型接口系统所实现的网页工具实施例示意图之二 ；图6显示利用本专利技术整合型接口系统所实现的网页工具实施例示意图之三；图7显示利用本专利技术整合型接口系统所实现的网页工具实施例示意图之四；图8显示利用本专利技术整合型接口系统所实现的网页工具实施例示意图之五；图9显示利用本专利技术整合型接口系统所实现的网页工具实施例示意图之六；图10显示利用本专利技术整合型接口系统所实现的网页工具实施例示意图之七；图11显示利用本专利技术整合型接口系统所实现的网页工具实施例示意图之八；图12显示利用本专利技术整合型接口系统所实现的摘要网页实施例示意图；图13所示的流程为利用本专利技术系统实现显示工艺中货批的实施例步骤；图14所示的流程为利用本专利技术描述缺陷处理实施例的步骤；图15所示为本专利技术整合性接口系统实现缺陷筛选总览网页的实施例示意图；图16显示利用本专利技术整合性接口系统的缺陷样本总览网页的实施例示意图；图17所示的流程描述本专利技术系统的缺陷取样实施例的步骤；图18所示为本专利技术整合型接口系统实现显示缺陷分类总览网页的本文档来自技高网...

【技术保护点】
一种应用于晶圆工艺中的智能型缺陷良率总览接口系统，其特征在于所述的系统包括：一网页服务器，开始一包括多个功能项目的网页接口，用以提供经点选启动一或多个对应的网页功能；一存储器，记载电脑可执行指令，以选择性地执行经点选的该对应网页功能，该多个网页功能包括：缺陷布局坐标转换手段，以取得缺陷布局坐标；仪表板总览手段，提供晶圆批种类的预览信息；缺陷筛选手段，用以根据该晶圆工艺早期的布局图形与缺陷大小执行缺陷筛选；缺陷取样手段，用以根据该布局图形、设备、光罩与设计弱点执行缺陷取样；缺陷良率诊断手段，用以识别随机粒子、系统性缺陷与缺陷分类；设计良率改善手段，用以根据一系统性缺陷图形库、可制造化设计、布局基准图与一高失败频率的缺陷图形库改善晶圆良率；良率预测手段，用以判断晶片制造的成本、估计良好晶粒交付数量，与确定新的设计；图形诊断手段，以在一缺陷分类模式、一布局图形群组模式、一热点模式或一多轮廓重迭模式执行图形轮廓测量；数据管理手段，用以产生报告与执行数据探勘；系统管理手段，用以管理该网页服务器的运作，该网页服务器包括系统设定与使用者管理。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：吕一云，
申请(专利权)人：敖翔科技股份有限公司，
类型：发明
国别省市：