一种阵列基板及其制造方法、显示装置制造方法及图纸

技术编号:8882631 阅读:123 留言:0更新日期:2013-07-04 01:42
本发明专利技术实施例提供一种阵列基板及其制造方法、显示装置,涉及显示技术领域,可以克服TFT栅源极之间电容不固定的缺陷,避免屏幕的闪烁,提高显示装置的显示效果。阵列基板包括:以阵列形式排列的多个像素单元、与各所述像素单元对应的横纵交叉排列的栅线和数据线,每个所述像素单元包括薄膜晶体管TFT区域以及像素电极,所述TFT区域包括至少两个TFT;每个所述TFT的源极均与所述数据线电连接,每个所述TFT的栅极均与所述栅线电连接,每个所述TFT的漏极均与所述像素电极电连接。

【技术实现步骤摘要】

本专利技术涉及显示
,尤其涉及一种阵列基板及其制造方法、显示装置
技术介绍
在TFT-LCD(Thin Film Transistor-Liquid Crystal Display,薄膜场效应晶体管液晶显示器)中,TFT开关中的栅极和源极之间通常存在电容。当TFT关闭时,栅极电压由高电平变换至低电平,由于栅源极电容的存在,像素电极上的电压也将由于电容耦合效应被拉低,从而偏离系统预先设定的电压,如图1所示,当栅极电压\为正电压驱动TFT时,像素电压Vp小于设定值,而当栅极电压Ve为负电压驱动TFT时,像素电压Vp大于设定值。具体的,像素电压Vp相对设定值的偏移量为:AVp= (Vgh-Vgl) *Cgs/ (Clc+Cst+Cgs) 式 I其等效电路结构可以如图2所示,由式I可知,栅极电压变化对于像素电压的影响主要由栅极开启和关闭电压的压差(vra,va),栅源极电容(Cffi),液晶电容(Cd和存储电容(Cst)决定。为了克服由于像素电压偏移而造成的显示不良,现有的液晶显示装置通常采用公共电压对像素电压的偏移量进行补偿。如图1所示,可以令公共电压Vcom = - A Vp,这样即可消除像素电压偏移所造成的影响。但其不足之处在于,在现有的液晶显示装置中,TFT的栅源极之间的电容Ces通常并不固定,这将导致像素电压Vp相对设定值的偏移量A Vp产生差异,从而难以使用单一公共电压对像素电压偏移进行补偿,进而影响液晶的偏转方向,使得液晶分子在正电压驱动和负电压驱动时的透过率变得不同。这样一来,由于液晶分子发生不必要的偏转,人眼将会感受到屏幕明显的闪烁,显示屏幕长时间的闪烁还将引起人眼的不适,严重影响用户的使用感受
技术实现思路
本专利技术的实施例提供一种阵列基板及其制造方法、显示装置,可以克服TFT栅源极之间电容不固定的缺陷,避免屏幕的闪烁,提高显示装置的显示效果。为达到上述目的,本专利技术的实施例采用如下技术方案:本专利技术实施例的一方面,提供一种阵列基板,包括:以阵列形式排列的多个像素单元、与各所述像素单元对应的横纵交叉排列的栅线和数据线,每个所述像素单元包括薄膜晶体管TFT区域以及像素电极区域,所述TFT区域包括至少两个TFT ;每个所述TFT的源极均与所述数据线电连接,每个所述TFT的栅极均与所述栅线电连接,每个所述TFT的漏极均与所述像素电极电连接。本专利技术实施例的另一方面,提供一种显示装置,所述显示装置包括如上所述的阵列基板。本专利技术实施例的又一方面,提供一种阵列基板制造方法,包括:在透明基板上形成栅线以及栅极层,所述栅极层对应每个TFT区域内包括至少两个TFT的栅极,每个所述TFT的栅极均与所述栅线电连接;在每个所述TFT的栅极的表面依次形成半导体有源层以及栅极保护层;在形成有上述结构的基板上形成数据线、像素电极以及源漏极层,所述源漏极层包括至少两个TFT的源极和漏极,每个所述TFT的源极均与所述数据线电连接,每个所述TFT的漏极均与所述像素电极电连接。本专利技术实施例提供的阵列基板及其制造方法、显示装置,阵列基板包括以阵列形式排列的多个像素单元、与各像素单元对应的横纵交叉排列的栅线和数据线,每个像素单元又包括一个薄膜晶体管TFT区域,该TFT区域又包括至少两个TFT,每个TFT的源极均与数据线电连接,每个TFT的栅极均与栅线电连接,每个TFT的漏极均与像素电极电连接。采用这样一种多TFT结构,各TFT的栅源极电容之间相互并联,总的栅源极电容将保持不变,从而克服了现有技术中TFT栅源极之间电容不固定的缺陷,这样一来,使用单一公共电压即可以对像素电压偏移进行有效补偿,从而避免了屏幕的闪烁,大大提高显示装置的显示效果。附图说明图1为现有技术中阵列基板驱动信号的波形示意图;图2为现有技术中一种阵列基板中像素单元的电路等效结构示意图;图3a为本专利技术实施例提供的一种阵列基板的结构示意图;图3b为图3a所示的阵列基板的中的一个像素单元的结构示意图;图4为本专利技术实施例提供的一种阵列基板中像素单元的电路等效结构示意图;图5为本专利技术实施例提供的一种阵列基板制造方法的流程示意图。具体实施例方式下面将结合本专利技术实施例中的附图,对本专利技术实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本专利技术一部分实施例,而不是全部的实施例。基于本专利技术中的实施例,本领域普通技术人员所获得的所有其它实施例,都属于本专利技术保护的范围。本专利技术实施例提供的阵列基板,如图3a所示,包括:以阵列形式排列的多个像素单元31、与各像素单元31对应的横纵交叉排列的栅线32和数据线33,每个像素单元31包括薄膜晶体管TFT区域311以及像素电极312,其中,TFT区域311的结构可以如图3b所示,该TFT区域311包括至少两个TFT。其中,每个TFT的源极均与数据线电连接,每个TFT的栅极均与栅线电连接,每个TFT的漏极均与像素电极电连接。本专利技术实施例提供的阵列基板,包括以阵列形式排列的多个像素单元、与各像素单元对应的横纵交叉排列的栅线和数据线,每个像素单元又包括一个薄膜晶体管TFT区域,该TFT区域又包括至少两个TFT,每个TFT的源极均与数据线电连接,每个TFT的栅极均与栅线电连接,每个TFT的漏极均与像素电极电连接。采用这样一种多TFT结构,各TFT的栅源极电容之间相互并联,总的栅源极电容将保持不变,从而克服了现有技术中TFT栅源极之间电容不固定的缺陷,这样一来,使用单一公共电压即可以对像素电压偏移进行有效补偿,从而避免了屏幕的闪烁,大大提高显示装置的显示效果。需要说明的是,在如图3b所示的阵列基板中,是以TFT区域311包括相对设置的第一 TFT 34和第二 TFT 35为例进行的说明。具体的,当TFT区域311的面积不变时,每个TFT的尺寸随着TFT数量的增加而减小,当TFT数量较多时,为保证每个TFT的尺寸精度,要求掩膜曝光的精度也将随之上升,这不仅会提高掩膜板制作的难度,同时对生产工艺的要求也将更高,采用两个TFT的结构可以避免由于TFT尺寸过小而造成的生产难度上升。应当理解,TFT区域311包括两个TFT也仅是举例说明,而并非对本专利技术实施例所做的限制。其中,该第一 TFT34与第二 TFT35的源极(341、351)均与数据线33电连接,该第一TFT34与第二 TFT35的栅极(342、352)均与栅线32电连接,该第一 TFT34与第二 TFT35的漏极(343、353)均与像素电极312电连接。进一步地,在如图3b所示的阵列基板中,第一 TFT34的尺寸可以与第二 TFT的尺寸相等。例如,在本专利技术实施例中,第一 TFT34的尺寸与第二 TFT35的尺寸均可以等于TFT区域311面积的一半。尺寸相同的两个TFT具有相同的电学特性,采用这样一种尺寸相同的双TFT设计可以提高两个TFT之间的均一性。在本专利技术实施例中,每一个像素单元内均采用双TFT设计,在TFT尺寸不变的情况下,这样一种并联的双TFT设计可以使得输入像素电极的开电流加倍。因此在保证开电流不变的情况下,可以相应的减小TFT的尺寸,与现有技术相比,在不扩大TFT区域面积的基础上同样可以实现对像素电极的有效供电。这样一来,在提高显示装置的显示效果的同时,有效保证了阵列基板本文档来自技高网
...

【技术保护点】
一种阵列基板,包括:以阵列形式排列的多个像素单元、与各所述像素单元对应的横纵交叉排列的栅线和数据线,每个所述像素单元包括薄膜晶体管TFT区域以及像素电极区域,其特征在于,所述TFT区域包括至少两个TFT;每个所述TFT的源极均与所述数据线电连接,每个所述TFT的栅极均与所述栅线电连接,每个所述TFT的漏极均与所述像素电极电连接。

【技术特征摘要】

【专利技术属性】
技术研发人员:王智勇
申请(专利权)人:北京京东方光电科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1