具有一体化法拉第屏蔽的多层电子结构制造技术

一种多层电子支撑结构，其包括包封在介电材料中的至少一个金属组件，并且还包括至少一个法拉第栅，用于屏蔽所述至少一个金属组件以免受外部电磁场干扰和防止所述金属组件的电磁发射。

【技术实现步骤摘要】

本专利技术涉及包括一体化法拉第栅和法拉第网(Faraday barriers and cages)的多层电子支撑结构例如互连及其制造方法。
技术介绍
在对于越来越复杂的电子元件的小型化需求越来越大的带动下，诸如计算机和电信设备等消费电子产品的集成度越来越高。这已经导致要求支撑结构如IC基板和IC插件具有通过介电材料彼此电绝缘的高密度的多个导电层和通孔。这种支撑结构的总体要求是可靠性和适当的电气性能、薄度、刚度、平坦度、散热性好和有竞争力的单价。在实现这些要求的各种途径中，一种广泛实施的创建层间互连通孔的制造技术是采用激光钻孔，所钻出的孔穿透后续布置的介电基板直到最后的金属层，后续填充金属，通常是铜，该金属通过镀覆技术沉积在其中。这种成孔方法有时也被称为“钻填”，由此产生的通孔可称为“钻填通孔”。但是，钻填孔方法存在大量缺点:因为每个通孔需要单独钻孔，所以生产率受限，并且制造复杂的多通孔IC基板和插件的成本变得高昂。在大型阵列中，通过钻填方法难以生产出高密度和高品质、具有不同的尺寸和形状且彼此紧密相邻的通孔。此外，激光钻出的通孔具有穿过介电材料厚度的粗糙侧壁和内向锥度。该锥度减小了通孔的有效直径。特别是在超小通孔直径的情况下，也可能对于在先的导电金属层的电接触产生不利影响，由此导致可靠性问题。在被钻的电介质是包括聚合物基体中的玻璃或陶瓷纤维的复合材料时，侧壁特别粗糙，并且这种粗糙可能会产生附加的杂散电感。钻出的通孔洞的填充过程通常是通过铜电镀来完成的。金属沉积技术会导致凹痕，其中在通孔顶部出现小坑。或者，当通孔通道被填充超过其容纳量的铜时，可能造成溢出，从而产生突出超过周围材料的半球形上表面。凹痕和溢出往往在如制造高密度基板和插件时所需的后续上下堆叠通孔时造成困难。大的通孔通道难以均匀填充，特别是在其位于插件或IC基板设计的同一互连层内的更小的通孔附近时。激光钻孔是制造圆形通孔通道的最好方法。虽然可以通过激光铣削制造狭缝形状的通孔通道，然而，可通过“钻填”制造的几何形状范围比较有限。通过钻填工艺制造通孔是昂贵的，并且难以利用相对具有成本效益的电镀工艺用铜来均匀和一致地填充由此形成的通孔通道。虽然可接受的尺寸和可靠性正在随着时间的推移而改善，但是上文所述的缺点是钻填技术的内在缺陷，并且预计会限制可能的通孔尺寸范围。克服钻填方法的许多缺点的可选解决方案是利用又称为“图案镀覆”的技术，通过将铜或其它金属沉积到在光刻胶中形成的图案内来制造。在图案镀覆中，首先沉积种子层。然后在所述种子层上沉积光刻胶层，随后曝光以形成图案，并且选择性移除所述光刻胶层以留下暴露出种子层的沟槽。通过将铜沉积到光刻胶沟槽中来形成通孔柱。然后移除剩余的光刻胶，蚀刻掉种子层，并在其上及其周围层压通常为聚合物浸溃玻璃纤维毡的介电材料，以包围所述通孔柱。然后，可以使用各种技术和工艺，例如研磨、抛光和化学机械抛光，来减薄和平坦化形成的表面，移除所述介电材料的一部分并暴露出通孔柱的顶部，以允许形成下一金属层。可在其上通过重复该过程来沉积后续的金属导体层和通孔柱，以形成所需的多层结构。在一个替代但紧密关联的技术即下文所称的“面板镀覆”中，将连续的金属或合金层沉积到基板上。在连续层的顶部施加光刻胶层，并在其中显影出图案。剥除被显影光刻胶的图案，选择性地暴露出其下的金属，该金属可随后被蚀刻掉。未显影的光刻胶保护其下方的金属不被蚀刻掉，并留下直立的特征结构和通孔的图案。在剥除未显影的光刻胶后，可以在直立的铜特征结构和/或通孔柱上或周围层压介电材料，如聚合物浸溃玻璃纤维租。通过上述图案镀覆或面板镀覆方法创建的通孔层通常被称为通孔柱层和特征层。铜是上述两种层的优选金属。将会认识到，微电子演化的一般推动力涉及制造更小、更薄、更轻和更大功率的高可靠性产品。使用厚且有芯的互连不能得到超轻薄的产品。为了在互连IC基板或“插件”中形成更高密度的结构，需要具有甚至更小连接的更多层。事实上，有时希望在彼此的顶部上堆叠元件。如果在铜或其它合适的牺牲基板上沉积镀覆层压结构，则可以蚀刻掉基板，留下独立的无芯层压结构。可以在预先附着至牺牲基板的侧面上沉积其它层，由此能够形成双面积层，从而最大限度地减少翘曲并有助于实现平坦化。一种制造高密度互连的灵活技术是构建由在电介质基体中的金属通孔或特征结构构成的图案或面板镀覆多层结构。金属可以是铜，电介质可以是纤维增强聚合物，通常是具有高玻璃化转变温度(Tg)的聚合物，如聚酰亚胺。这些互连可以是有芯的或无芯的，并可包括用于堆叠元件的空腔。它们可具有奇数或偶数层。实现技术描述在授予Amitec-Advanced Multilayer Interconnect Technologies Ltd.的现有专利中。例如，赫尔维茨(Hurwitz)等人的题为“高级多层无芯支撑结构及其制造方法(Advanced multilayer coreless support structures and method for theirfabrication)”的美国专利US7，682，972描述了一种制造包括在电介质中的通孔阵列的独立膜的方法，所述膜用作构建优异的电子支撑结构的前体，该方法包括以下步骤:在包围牺牲载体的电介质中制造导电通孔膜，和将所述膜与牺牲载体分离以形成独立的层压阵列。基于该独立膜的电子基板可通过将所述层压阵列减薄和平坦化，随后终止通孔来形成。该公报通过引用全面并入本文。赫尔维茨(Hurwitz)等人的题为“用于芯片封装的无芯空腔基板及其制造方法(Coreless cavity substrates for chip packaging and their fabrication)，，的美国专利US7，669，320描述了一种制造IC支撑体的方法，所述IC支撑体用于支撑与第二 IC芯片串联的第一 IC芯片；所述IC支撑体包括在绝缘周围材料中的铜特征结构和通孔的交替层的堆叠，所述第一 IC芯片可粘合至所述IC支撑体，所述第二 IC芯片可粘合在所述IC支撑体内部的空腔中，其中所述空腔是通过蚀刻掉铜基座和选择性蚀刻掉累积的铜而形成的。该公报通过引用全部并入本文。赫尔维茨(Hurwitz)等人的题为“集成电路支撑结构及其制造方法(integratedcircuit support structures and their fabrication)，，的美国专利US7, 635，641 描述了一种制造电子基板的方法，包括以下步骤:(A)选择第一基础层；(B)将蚀刻阻挡层沉积到所述第一基础层上；(C)形成交替的导电层和绝缘层的第一半堆叠体，所述导电层通过贯穿绝缘层的通孔而互连；(D)将第二基础层涂覆到所述第一半堆叠体上；(E)将光刻胶保护涂层涂覆到第二基础层上；(F)蚀刻掉所述第一基础层；(G)移除所述光刻胶保护涂层；(H)移除所述第一蚀刻阻挡层；(I)形成交替的导电层和绝缘层的第二半堆叠体，导电层通过贯穿绝缘层的通孔而互连；其中所述第二半堆叠体具有与第一半堆叠体基本对称的构造；(J)将绝缘层涂覆到交替的导电层和绝缘层的所述第二半堆叠体上；(K)移除所述第二基础层，以及，(L)通过将通孔末端暴露在所述堆叠体的外表面上并对其涂覆终止物来终止基板本文档来自技高网...

【技术保护点】
一种多层电子支撑结构，其包括包封在介电材料中的至少一个功能金属组件，并且还包括在所述介电材料内的至少一个法拉第栅，用于屏蔽所述至少一个功能金属组件以免受外部电磁场干扰和防止所述金属组件的电磁发射。

【技术特征摘要】
2012.05.30 US 13/483,2071.一种多层电子支撑结构，其包括包封在介电材料中的至少一个功能金属组件，并且还包括在所述介电材料内的至少一个法拉第栅，用于屏蔽所述至少一个功能金属组件以免受外部电磁场干扰和防止所述金属组件的电磁发射。2.如权利要求1所述的多层电子支撑结构，其中所述至少一个功能金属组件包括信号载体。3.如权利要求1所述的多层电子支撑结构，其中所述至少一个功能金属组件包括铜。4.如权利要求1所述的多层电子支撑结构，其中所述至少一个功能金属组件位于通孔层中，所述通孔层还包括连接上方和下方的相邻特征层的连接通孔。5.如权利要求4所述的多层电子支撑结构，其中所述至少一个功能金属组件还包括下层，所述下层选自溅射种子层、电镀金属层和沉积在溅射或化学镀种子层上的电镀金属层。6.如权利要求4所述的多层电子支撑结构，其中所述至少一个功能金属组件还包括上层，所述上层选自溅射种子层、电镀金属层和沉积在溅射或化学镀种子层上的电镀金属层。7.如权利要求4所述的多层电子支撑结构，其中所述至少一个功能金属组件包括电路。8.如权利要求1所述的多层电子支撑结构，其中所述至少一个法拉第栅包括: 在所述至少一个金属组件上方的上金属层，和 在所述至少一个金属组件下方的下金属层。9.如权利要求8所述 的多层电子支撑结构，其中所述至少一个法拉第栅还包括: 在所述至少一个金属组件的每一侧上的元件，其通过通孔柱列连接至上和下金属层以提供法拉第笼。10.如权利要求8所述的多层电子支撑结构，其中所述通孔柱列是连续的。11.如权利要求8所述的多层电子支撑结构，其中所述通孔柱列是不连续的。12.如权利要求1所述的多层电子支撑结构，其中所述至少一个法拉第栅包括铜。13.如权利要求1所述的多层电子支撑结构，其中所述介电材料包括聚合物。14...

【专利技术属性】
技术研发人员：卓尔·赫尔维茨，
申请(专利权)人：珠海越亚封装基板技术股份有限公司，
类型：发明
国别省市：