计算频率调制信号接收信噪比的电路制造技术

本发明专利技术公开了一种计算频率调制信号接收信噪比的电路，包括：计数器，按照频率调制信号的幅度信号的采样周期进行计数；第一累加器，其输入信号是频率调制信号的幅度信号；减法模块，一输入端输入频率调制信号的幅度信号，另一输入端与第一累加器相连接；取绝对值模块，其输入端与减法模块的输出端连接；第二累加器，其输入端与取绝对值模块连接；除法模块，一输入端与第一累加器输出端连接，另一输入端与第二累加器输出端连接；查找表模块，其输入端与除法模块连接；加法器，一输入端与除法模块连接，另一输入端与查找表模块相连接；寄存器，其输入端与所述加法器输出端连接。本发明专利技术能直接计算有用信号带宽内的信号能量与噪声能量。

【技术实现步骤摘要】
计算频率调制信号接收信噪比的电路
本专利技术涉及数字信号传输领域，特别是涉及一种计算频率调制信号接收信噪比的电路。
技术介绍
频率调制如FM(调频)、FSK(移频健控)等是常用的信号调制方式，而信噪比的计算是各类产品普遍需要实现的功能，比如FM收音机，对讲机，无线鼠标，非接卡等各种具有FM无线接收功能的设备。目前计算频率调制信号信噪比时，其信号能量用的是信号带宽内的接收能量。噪声能量有的是用边上空闲频段上能量来估计；也有的用不发信号时的信号带宽内的接收能量来估计。但是这两种方法都有缺陷。前一种方法的缺陷是，边上空闲频段的底噪不一定与信号带宽内的底噪相同，而且边上也不一定有空闲频段。后一种方法的缺陷是，有可能在接收机开启的时间段内，信号带宽内一直有信号在发送，这样就没办法进行估计了。
技术实现思路
本专利技术要解决的技术问题是提供一种计算频率调制信号接收信噪比的电路，能够直接计算有用信号带宽内的信号能量与噪声能量，得到的信噪比更加准确。为解决上述技术问题，本专利技术的计算频率调制信号接收信噪比的电路，包括：一计数器，按照频率调制信号的幅度信号sig_amp的采样周期进行计数；幅度信号sig_amp的采样信号sig_amp_samp为该计数器的输入脉冲信号，其周期等于采样周期；计数周期为2N+1，其中N为正整数；所述计数器有三个输出信号，分别为输出信号state0，输出信号state1，输出信号state2；当所述计数器的计数值小于2N时，输出信号state0为1，输出信号state1和输出信号state2为0；当所述计数器的计数值大于2N小于2N+1时，输出信号state1为1，输出信号state0和输出信号state2为0；当所述计数器的计数值等于2N+1时，输出信号state2为1，输出信号state0和输出信号state1为0；当所述计数器1的计数值在0～2N-1之间时，表示所述电路在计算平均值；当所述计数器1的计数值在2N～2N+1-1之间时，表示所述电路在计算均方差；一第一累加器，用于无符号数累加，其输入信号是频率调制信号的幅度信号sig_amp，输出信号为sum_amp；该第一累加器受计数器的输出信号state0，state2控制，当计数器的输出信号state0＝1时，对其输入信号进行累加；当计数器的输出信号state0＝0时，保持累加结果；当计数器的输出信号state2＝1时，对第一累加器清0；一减法模块，其一个输入端输入频率调制信号的幅度信号sig_amp，作为被减数；另一个输入端与所述第一累加器相连接，输入第一累加器的输出信号sum_amp，作为减数；其输出信号为err_amp；一取绝对值模块，其输入端与所述减法模块的输出端相连接，其输出信号为err_amp_abs，用于计算均方差时所用的绝对值；一第二累加器，其输入端与所述取绝对值模块的输出端相连接，其输出信号为sum_err_amp_abs；该第二累加器受所述计数器输出信号state1和输出信号state2控制，当计数器输出信号state1＝1时，对输入信号累加；当计数器输出信号state1＝0时，保持累加结果；当计数器输出信号state2＝1时，对第二累加器清0；一除法模块，其一个输入端与所述第一累加器的输出端相连接，输入第一累加器的输出信号sum_amp，作为被除数，另一个端与所述第二累加器的输出端相连接，输入第二累加器的输出信号sum_err_amp_abs，作为除数；其输出信号为snr_est，用于信噪比的除法运算，得到经过仿真计算的信噪比snr_est；一查找表模块，其输入端与所述除法模块的输出端相连接，输入除法模块的输出信号snr_est，其输出信号为est_err；该查找表模块记录的是，仿真时信道上加上的已知信噪比SNR和经过仿真计算得到的信噪比snr_est之间的差值；一加法器，其一个输入端与所述除法模块的输出端相连接，另一个输入端与查找表模块的输出端相连接；其输出信号为snr_cal；用于补偿经过仿真计算得到的信噪比snr_est与实际结果的差；一寄存器，其输入端与所述加法器的输出端相连接，该寄存器输出信号snr_o即为接收信号的信噪比；所述寄存器受所述计数器输出信号state2控制，当计数器输出信号state2＝1时，输出信号snr_o变为加法器输出信号snr_cal；当计数器输出信号state2＝0时，输出信号snr_o保持不变；用于保证只有在所述电路的所有计算结束后，寄存器的输出才会改变。由于在理想频率调制信号中，幅度是不变的；因此，本专利技术的核心思想是通过把调制信号幅度的标准差看作是接收的噪声能量，把幅度的平均值看作接收的信号能量，来直接计算信号带宽内频率调制信号的信噪比。其中标准差的计算简化为计算差值之后取绝对值的累加。这样计算出来的信噪比跟用白噪声信道仿真出来的信噪比存在一个正向关系。如果需要准确的信噪比，可以把以上计算出来的信噪比加上一个误差值来得到。这里的误差值是指经过仿真，对比仿真时加在信道上的真正信噪比(已知信噪比)，与按本专利技术的电路计算的信噪比之间的误差。因此本专利技术能够直接计算有用信号带宽内的信号能量与噪声能量，得到的信噪比更加准确。避免了用边上空闲频段的底噪来估计信号带宽内的底噪所产生的不准确性，和用空闲时段来估计低噪所产生的空闲时段不可得性(空闲时段不可得性，具体讲，比如说在用FM收音机收音时，广播台一直在发，没有空闲时段来估计底噪)。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明：附图是计算频率调制信号接收信噪比的电路原理框图。具体实施方式附图是所述计算频率调制信号接收信噪比的电路一实施例原理框图，包括：一计数器1，按照频率调制信号的幅度信号sig_amp的采样周期进行计数。幅度信号sig_amp的采样信号sig_amp_samp为该计数器的输入脉冲信号，其周期等于采样周期。计数周期为2N+1，其中N为正整数。所述计数器1有三个输出信号，分别为输出信号state0，输出信号state1，输出信号state2。当所述计数器1的计数值小于计数值小于2N时，输出信号state0为1，输出信号state1和输出信号state2为0。当所述计数器1的计数值大于2N小于2N+1时，输出信号state1为1，输出信号state0和输出信号state2为0。当所述计数器1的计数值等于2N+1时，输出信号state2为1，输出信号state0和输出信号state1为0。这样当所述计数器1的计数值在0～2N-1之间时，表示所述电路在计算平均值；当所述计数器1的计数值在2N～2N+1-1之间时，表示所述电路在计算均方差。一第一累加器2，用于无符号数累加，其输入信号是频率调制信号的幅度信号sig_amp，输出信号为sum_amp。第一累加器2受计数器1的输出信号state0，state2控制，当计数器1的输出信号state0＝1时，对其输入信号进行累加，得到输入幅度信号sig_amp的和；当计数器1的输出信号state0＝0时，保持累加结果；当计数器1的输出信号state2＝1时，对第一累加器2清0。一第一右移模块3，其输入端与所述第一累加器2的输出端相连接，输入第一累加器2的输出信号sum_amp，本文档来自技高网...

【技术保护点】
一种计算频率调制信号接收信噪比的电路，其特征在于，包括：一计数器，按照频率调制信号的幅度信号sig_amp的采样周期进行计数；幅度信号sig_amp的采样信号sig_amp_samp为该计数器的输入脉冲信号，其周期等于采样周期；计数周期为2N+1，其中N为正整数；所述计数器有三个输出信号，分别为输出信号state0，输出信号state1，输出信号state2；当所述计数器的计数值小于2N时，输出信号state0为1，输出信号state1和输出信号state2为0；当所述计数器的计数值大于2N小于2N+1时，输出信号state1为1，输出信号state0和输出信号state2为0；当所述计数器的计数值等于2N+1时，输出信号state2为1，输出信号state0和输出信号state1为0；当所述计数器1的计数值在0～2N?1之间时，表示所述电路在计算平均值；当所述计数器1的计数值在2N～2N+1?1之间时，表示所述电路在计算均方差；一第一累加器，用于无符号数累加，其输入信号是频率调制信号的幅度信号sig_amp，输出信号为sum_amp；该第一累加器受计数器的输出信号state0，state2控制，当计数器的输出信号state0＝1时，对其输入信号进行累加；当计数器的输出信号state0＝0时，保持累加结果；当计数器的输出信号state2＝1时，对第一累加器清0；一减法模块，其一个输入端输入频率调制信号的幅度信号sig_amp，作为被减数；另一个输入端与所述第一累加器相连接，输入第一累加器的输出信号sum_amp，作为减数；其输出信号为err_amp；一取绝对值模块，其输入端与所述减法模块的输出端相连接，其输出 信号为err_amp_abs，用于计算均方差时所用的绝对值；一第二累加器，其输入端与所述取绝对值模块的输出端相连接，其输出信号为sum_err_amp_abs；该第二累加器受所述计数器输出信号state1和输出信号state2控制，当计数器输出信号state1＝1时，对输入信号累加；当计数器输出信号state1＝0时，保持累加结果；当计数器输出信号state2＝1时，对第二累加器清0；一除法模块，其一个输入端与所述第一累加器的输出端相连接，输入第一累加器的输出信号sum_amp，作为被除数，另一个端与所述第二累加器的输出端相连接，输入第二累加器的输出信号sum_err_amp_abs，作为除数；其输出信号为snr_est；用于信噪比的除法运算，得到经过仿真计算的信噪比snr_est；一查找表模块，其输入端与所述除法模块的输出端相连接，输入除法模块的输出信号snr_est，其输出信号为est_err；该查找表模块记录的是，仿真时信道上加上的已知信噪比SNR和经过仿真计算得到的信噪比snr_est之间的差值；一加法器，其一个输入端与所述除法模块的输出端相连接，另一个输入端与查找表模块的输出端相连接；其输出信号为snr_cal；用于补偿经过仿真计算得到的信噪比snr_est与实际结果的差；一寄存器，其输入端与所述加法器的输出端相连接，该寄存器输出信号snr_o即为接收信号的信噪比；所述寄存器受所述计数器输出信号state2控制，当计数器输出信号state2＝1时，输出信号snr_o变为加法器输出信 号snr_cal；当计数器输出信号state2＝0时，输出信号snr_o保持；用于保证只有在所述电路的所有计算结束后，寄存器的输出才会改变。...

【技术特征摘要】
1.一种计算频率调制信号接收信噪比的电路，其特征在于，包括：一计数器，按照频率调制信号的幅度信号sig_amp的采样周期进行计数；幅度信号sig_amp的采样信号sig_amp_samp为该计数器的输入脉冲信号，其周期等于采样周期；计数周期为2N+1，其中N为正整数；所述计数器有三个输出信号，分别为输出信号state0，输出信号state1，输出信号state2；当所述计数器的计数值小于2N时，输出信号state0为1，输出信号state1和输出信号state2为0；当所述计数器的计数值大于2N小于2N+1时，输出信号state1为1，输出信号state0和输出信号state2为0；当所述计数器的计数值等于2N+1时，输出信号state2为1，输出信号state0和输出信号state1为0；当所述计数器1的计数值在0～2N-1之间时，表示所述电路在计算平均值；当所述计数器1的计数值在2N～2N+1-1之间时，表示所述电路在计算均方差；一第一累加器，用于无符号数累加，其输入信号是频率调制信号的幅度信号sig_amp，输出信号为sum_amp；该第一累加器受计数器的输出信号state0，state2控制，当计数器的输出信号state0=1时，对其输入信号进行累加；当计数器的输出信号state0=0时，保持累加结果；当计数器的输出信号state2=1时，对第一累加器清0；一减法模块，其一个输入端输入频率调制信号的幅度信号sig_amp，作为被减数；另一个输入端与所述第一累加器相连接，输入第一累加器的输出信号sum_amp，作为减数；其输出信号为err_amp；一取绝对值模块，其输入端与所述减法模块的输出端相连接，其输出信号为err_amp_abs，用于计算均方差时所用的绝对值；一第二累加器，其输入端与所述取绝对值模块的输出端相连接，其输出信号为sum_err_amp_abs；该第二累加器受所述计数器输出信号state1和输出信号state2控制，当计数器输出信号state1=1时，对输入信号累加；当计数器输出信号state1=0时，保持累加结果；当计数器输出信号state2=1时，对第二累加...

【专利技术属性】
技术研发人员：王吉健，
申请(专利权)人：上海华虹集成电路有限责任公司，
类型：发明
国别省市：