LDNMOS及LDPMOS的制造方法技术

技术编号:8835315 阅读:501 留言:0更新日期:2013-06-22 21:11
本发明专利技术提供了一种LDNMOS的制造方法,该方法包括:提供一P型基底;在P型基底中形成浅沟槽隔离STI,所述STI位于要形成的N阱中,且位于要形成的漏区与多晶硅栅极之间;通过离子注入形成P阱;在N阱对应位置表面形成具有间隔的阻挡层,以该阻挡层为遮蔽,进行离子注入形成N阱后去除所述具有间隔的阻挡层;所述具有间隔的阻挡层至少遮蔽N阱和P阱的界面处;在所述P型基底表面对应覆盖部分N阱和部分P阱的位置形成栅氧化层和多晶硅栅极;在多晶硅栅极两侧的P阱和N阱中分别进行N+掺杂形成源区和漏区。本发明专利技术还提供了一种LDPMOS的制造方法。采用本发明专利技术能够进一步提高击穿电压。

【技术实现步骤摘要】

本专利技术涉及半导体器件及其制造领域,尤其涉及一种LDNMOS (横向扩散N型金属氧化物半导体晶体管)及LDPMOS的制造方法。
技术介绍
横向扩散金属氧化物半导体晶体管(Laterally Diffused Metal Oxidesemiconductor, LDMOS)主要应用于功率集成电路,例如面向移动电话基站的射频功率放大器,也可以应用于高频、特高频与超高频广播传输器以及微波雷达与导航系统等。LDMOS技术为新一代基站放大器带来较高的功率峰均比、更高增益与线性度,同时为多媒体服务带来更高的数据传输率。现有横向扩散N型金属氧化物半导体晶体管(Laterally Diffused N type MetalOxide semiconductor, LDNMOS)的结构如图1所示,LDNMOS包括P型单晶娃基底I以及在基底I表面依次形成的栅氧化层2和多晶硅栅极3。在P型单晶硅基底中具有包括形成了源区5的P阱4,P阱4可通过诸如硼的任何P型元素的离子注入来形成,源区5通过诸如砷的任何N型元素的离子注入来形成。在P型单晶硅基底I中还具有包括形成了漏区7的N阱6,N阱6是通过类似砷元素轻度掺杂扩散形成的,漏区7是通过类似的砷注入形成的,N阱6还包括在多晶硅栅极3与漏区7之间设置的浅沟槽隔离(Shallow Trench Isolation,STI)8。多晶硅栅极3对应的设置在N阱6和P阱4上方。当预制的栅极电压施加在多晶硅栅极3上时,P阱4中存在的少数载流子(电子)被吸引向栅极3,因而形成沟道区,沟道区将源区5连接到N阱6。当源漏电压施加与LDNMOS时,源区5中存在的电子通过沟道区和N阱途径STI8的下方区域到达漏区7,使得LDNMOS导通。对于LDM0S,多用于高于50V的工作电压下,击穿电压(BV, Breakdown Voltage)是衡量器件性能的重要指标之一。因此,LDMOS的基本结构构成即是在普通MOS结构基础上拉开漏极区到沟道区的距离,一般的是通过在漏极区到沟道区之间设置STI8以增大漏极区到沟道区以及漏极到源极的击穿电压,以实现能够承载高压的目的。因此,如何进一步提高LDMOS的击穿电压是目前亟待解决的问题。
技术实现思路
本专利技术提供了一种LDNMOS及LDPMOS的制造方法,本专利技术解决的技术问题是:如何进一步提高击穿电压。为解决上述技术问题,本专利技术的技术方案具体是这样实现的:本专利技术提供了一种横向扩散N型金属氧化物半导体晶体管LDNMOS的制造方法,该方法包括:提供一 P型基底;在P型基底中形成浅沟槽隔离STI,所述STI位于要形成的N阱中,且位于要形成的漏区与多晶硅栅极之间;通过离子注入形成P阱;在N阱对应位置表面形成具有间隔的阻挡层,以该阻挡层为遮蔽,进行离子注入形成N阱后去除所述具有间隔的阻挡层;所述具有间隔的阻挡层至少遮蔽N阱和P阱的界面处;在所述P型基底表面对应覆盖部分N阱和部分P阱的位置形成栅氧化层和多晶硅栅极;在多晶硅栅极两侧的P阱和N阱中分别进行N+掺杂形成源区和漏区。所述间隔不小于0.32微米。所述阻挡层呈多个具有间隔的矩形时,矩形的边长不小于0.32微米。相对于N阱和P阱的界面处,所述阻挡层距离其对侧边缘不小于0.32微米或者为O微米。相对于N阱和P阱的界面处,所述阻挡层距离其上下侧边缘不小于0.32微米或者为O微米。本专利技术还提供了一种横向扩散P型金属氧化物半导体晶体管LDPMOS的制造方法,该方法包括:提供一 P型基底;在P型基底中形成浅沟槽隔离STI,所述STI位于要形成的P阱中,且位于要形成的漏区与多晶硅栅极之间;通过离子注入形成N阱;在P阱对应位置表面形成具有间隔的阻挡层,以该阻挡层为遮蔽,进行离子注入形成P阱后去除所述具有间隔的阻挡层;所述具有间隔的阻挡层至少遮蔽N阱和P阱的界面处;在所述P型基底表面对应覆盖部分N阱和部分P阱的位置形成栅氧化层和多晶硅栅极;在多晶硅栅极两侧的N阱和P阱中分别进行P+掺杂形成源区和漏区。所述间隔不小于0.32微米。所述阻挡层呈多个具有间隔的矩形时,矩形的边长不小于0.32微米。相对于N阱和P阱的界面处,所述阻挡层距离其对侧边缘不小于0.32微米或者为O微米。相对于N阱和P阱的界面处,所述阻挡层距离其上下侧边缘不小于0.32微米或者为O微米。由上述的技术方案可见,本专利技术的LDNM0S,在形成N阱前,通过覆盖有间隔的阻挡层,减少N阱的注入剂量,特别是阻挡层至少遮蔽N阱和P阱的界面处,减少了 PN结处的注入剂量,以提高PN结处的电阻,从而达到进一步提高击穿电压的目的。同理,本专利技术的LDPM0S,在形成P阱前,通过覆盖有间隔的阻挡层,减少P阱的注入剂量,特别是阻挡层至少遮蔽N阱和P阱的界面处,减少了 PN结处的注入剂量,以提高PN结处的电阻,从而达到进一步提高击穿电压的目的。附图说明图1为现有技术LDNMOS结构示意图。图2为本专利技术LDNMOS制作方法的流程示意图。图3为本专利技术实施例中LDNMOS设有阻挡层进行N阱注入后的俯视示意图。图4为本专利技术LDPMOS制作方法的流程示意图。具体实施例方式为使本专利技术的目的、技术方案、及优点更加清楚明白,以下参照附图并举实施例,对本专利技术进一步详细说明。本专利技术利用示意图进行了详细描述,在详述本专利技术实施例时,为了便于说明,表示结构的示意图会不依一般比例作局部放大,不应以此作为对本专利技术的限定,此外,在实际的制作中,应包含长度、宽度及深度的三维空间尺寸。本专利技术的方法适用于LDNMOS和LDPMOS。本专利技术LDNMOS制作方法的流程示意图如图2所示,其包括以下步骤:步骤21、提供一 P型基底I ;其中,P型基底I 一般为单晶硅。步骤22、在P型基底I中形成STI8,所述STI位于要形成的N阱中,且位于要形成的漏区7与多晶硅栅极3之间;步骤23、通过离子注入形成P阱4 ;P阱4可通过诸如硼的任何P型元素的离子注入来形成。步骤24、在N阱201对应位置表面形成具有间隔的阻挡层202,以该阻挡层为遮蔽,进行离子注入形成N阱201后去除所述具有间隔的阻挡层;具有间隔的阻挡层至少遮蔽N阱和P阱的界面处;由于有阻挡层的遮蔽,形成N阱时的注入剂量明显低于现有技术,进一步地要求具有间隔的阻挡层至少遮蔽N阱和P阱的界面处,即PN结处的注入剂量明显低于现有技术,PN结处注入剂量的降低提高了界面处的电阻,从而升高了 LDNMOS的击穿电压。步骤25、在所述P型基底I表面对应覆盖部分N阱201和部分P阱4的位置形成栅氧化层2和多晶硅栅极3;步骤26、在多晶硅栅极两侧的P阱4和N阱201中分别进行N+掺杂形成源区5和漏区7。至此,本专利技术LDNMOS形成结束。图3为本专利技术实施例中LDNMOS设有阻挡层进行N阱注入后的俯视示意图。该实施例中阻挡层呈多个具有间隔的矩形,矩形之间的间隔A、矩形的边长B或C都不小于0.32微米;相对于N阱和P阱的界面处,所述阻挡层距离其对侧边缘D不小于0.32微米,或者为O微米,本实施例中D不小于0.32微米;相对于N阱和P阱的界面处,所述阻挡层距离其上下侧边缘E不小于0.32微米,或者为O微米,本实施例中E不小于0.32微米。另外重要的是,为降低PN结处N阱注入剂量,从图3可以明显看出,阻挡层距离N阱和本文档来自技高网
...

【技术保护点】
一种横向扩散N型金属氧化物半导体晶体管LDNMOS的制造方法,该方法包括:提供一P型基底;在P型基底中形成浅沟槽隔离STI,所述STI位于要形成的N阱中,且位于要形成的漏区与多晶硅栅极之间;通过离子注入形成P阱;在N阱对应位置表面形成具有间隔的阻挡层,以该阻挡层为遮蔽,进行离子注入形成N阱后去除所述具有间隔的阻挡层;所述具有间隔的阻挡层至少遮蔽N阱和P阱的界面处;在所述P型基底表面对应覆盖部分N阱和部分P阱的位置形成栅氧化层和多晶硅栅极;在多晶硅栅极两侧的P阱和N阱中分别进行N+掺杂形成源区和漏区。

【技术特征摘要】
1.一种横向扩散N型金属氧化物半导体晶体管LDNMOS的制造方法,该方法包括: 提供一 P型基底; 在P型基底中形成浅沟槽隔离STI,所述STI位于要形成的N阱中,且位于要形成的漏区与多晶硅栅极之间; 通过离子注入形成P阱;在N阱对应位置表面形成具有间隔的阻挡层,以该阻挡层为遮蔽,进行离子注入形成N阱后去除所述具有间隔的阻挡层;所述具有间隔的阻挡层至少遮蔽N阱和P阱的界面处;在所述P型基底表面对应覆盖部分N阱和部分P阱的位置形成栅氧化层和多晶硅栅极; 在多晶硅栅极两侧的P阱和N阱中分别进行N+掺杂形成源区和漏区。2.如权利要求1所述的方法,其特征在于,所述间隔不小于0.32微米。3.如权利要求2所述的方法,其特征在于,所述阻挡层呈多个具有间隔的矩形时,矩形的边长不小于0.32微米。4.如权利要求1或3所述的方法,其特征在于,相对于N阱和P阱的界面处,所述阻挡层距离其对侧边缘不小于0.32微米或者为O微米。5.如权利要求4所述的方法,其特征在于,相对于N阱和P阱的界面处,所述阻挡层距离其上下侧边缘不小于0.32微米或者为O微米。...

【专利技术属性】
技术研发人员:吴永玉何学缅
申请(专利权)人:中芯国际集成电路制造上海有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1