一种肖特基二极管制造技术

本实用新型专利技术涉及一种肖特基二极管。该肖特基二极管，包括阴极金属层，阴极金属层上的N型硅芯片，该N型硅芯片上具有开口的绝缘层，位于所述开口中及所述绝缘层上的阳极金属层。该肖特基二极管进一步包括该N型硅芯片中位于所述阳极金属层下方的金属硅化物层，以及该N型硅芯片中位于所述金属硅化物层周围的高浓度P型掺杂内环和位于所述高浓度P型内环外侧的高浓度P型掺杂外环；所述阳极金属层由钛铝金属构成。根据本实用新型专利技术制作而得的肖特基二极管，不仅其性能参数得到了改善，并且在不增加工艺步骤的情况下其生产制作的成品率获得显著提高。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及肖特基器件。更具体地，本技术涉及一种肖特基二极管及其制造方法。
技术介绍
目前肖特基二极管芯片生产工艺中，普遍采用钛镍银三层金属与N-外延层形成肖特基势垒结构。该结构目前存在两个弊端，其一，对钛镍银湿法腐蚀的工艺精度要求非常高，该关键工艺的稳定性，往往制约着肖特基二极管的特征参数的好坏。湿法腐蚀工艺稍有不慎，极易造成肖特基二极管低的反向击穿电压和大的漏电流，因而影响了肖特基二极管的性能和芯片的成品率。其次，以钛镍银工艺生产的芯片，易受环境湿度的影响而表面氧化。在芯片的后序加工过程中，例如在芯片封装中的压焊工序，由于芯片表面的银已被氧化，导致压焊丝不能焊接或焊接不牢而产生废品，这无疑就增加了生产成本。因此，需要一种能够易于制造并具有高的成品率的肖特基二极管及其制造方法。
技术实现思路
本技术的目的在于，提供一种肖特基二极管以解决上述技术问题。根据本技术的一个方面提供一种肖特基二极管，该肖特基二极管包括阴极金属层，阴极金属层上的N型硅芯片，该N型硅芯片上具有开口的绝缘层，位于所述开口中及所述绝缘层上的阳极金属层，并且该肖特基二极管进一步包括，该N型硅芯片中位于所述阳极金属层下方的金属硅化物层，以及该N型硅芯片中位于所述金属硅化物层周围的高浓度P型掺杂内环和位于所述高浓度P型内环外侧的高浓度P型掺杂外环。优选地，所述高浓度P型掺杂内环和高浓度P型掺杂外环的浓度相等或不等。优选地，所述高浓度P型掺杂外环形成在该肖特基二极管边缘处。优选地，所述金属硅化物层是硅化镍层。 优选地，所述阳极金属层包括第一金属层和第二金属层。优选地，所述第一金属层是钛金属层，所述第二金属层是铝金属层。优选地，所述N型硅芯片进一步包括高浓度N型硅衬底和其上的低浓度N型外延层。根据本技术的肖特基二极管及其制造方法具有以下优点。其一，在结构设计方面，根据本技术的肖特基二极管，在低浓度N型(N-)掺杂外延层中形成了两个高浓度P型(P+)环的双环设计结构。两个P+环的内环可被称作分压环，也可称为保护环，而外环可被称为终端环，其中分压环的部分区域与金属硅化物层和阳极金属层接触。设置双P+环的目的是肖特基金属层在接触P+环区域后在器件外加反偏电压时，肖特基势垒的耗尽区首先通过内环P+分压环的耗尽层一次扩展再经过外环P+终端环的耗尽层进一步扩展延伸，可以提高肖特基二极管反向击穿电压，同时利用外环的P+终端环耗尽层扩展的夹断作用可进一步抑制反向漏电流。通过将终端环设置在该二极管的外侧，即将该终端环设置在二极管芯片划片区域中，在不增加芯片面积的情况下，进一步扩展了 P+内环的保护作用，有效降低了器件制造工艺中可能引入的离子沾污对二极管参数的影响，有效提高成品率。其二，根据本技术，位于N-外延层中的两个P+环可以相同的工艺步骤形成。与形成单环P+环的肖特基二极管相比，在不增加工艺步骤的情况下，具有两个P+环结构的肖特基二极管显著提高了产品的成品率，降低了器件的成本。其三，在制造工艺方面，本技术采用镍金属与N-外延层形成肖特基势垒，以及钛铝金属形成的阳极。镍钛铝金属是半导体芯片制造工艺中常见材料，其特性与钛镍银比较，相对稳定、成本低。在后道工序的加工过程中适应性更广泛。并且该新工艺在实施过程中，无论镍钛铝的淀积还是腐蚀方法，都更易于实际操作，且重复性好。附图说明图1是根据本技术的肖特基二极管的剖面示意图；图2是沿图1所示肖特基二极管L线的横向剖面示意图；图3A-3K示意性示出根据本技术的肖特基二极管的制作步骤。具体实施方式下面将参照附图并结合具体实施例对本技术进行详细描述。各图中，相同的附图标记表示相同或相似的部分。本领域技术人员应当理解，为便于说明，各区域的大小未按比例绘制。图1和图2示意性示出根据本技术的肖特基二极管100的结构示意图。根据本技术的肖特基二极管100包括由金属层I形成的阴极引出端。优选地，该阴极金属层可由钛镍银合金，例如依次淀积的钛层、镍层和银层形成，或由金构成。位于阴极金属层I上的是N型硅芯片。该N型硅芯片包括高浓度N型掺杂(N+)硅衬底2和其上的低浓度N型掺杂(N-)外延层3。优选地，该N+硅衬底可以是单晶硅衬底，位于该N+硅衬底2上的是通过外延生长的一层浓度较低的N型掺杂硅层，即N-外延层3。本领域技术人员可根据肖特基器件的参数要求设计该N-外延层的电阻率和厚度。该N-外延层3的上部形成有肖特基器件势垒区和势垒扩展区域，这也是器件的参数的形成区。该势垒区和势垒扩展区包括硅化镍区，包围硅化镍区的高浓度P型掺杂(P+)内环7和位于P+内环外侧的P+外环5。该P+外环5是P+双环中的终端环，优选地位于芯片外侧，处于芯片的划片区域内。优选地，该P+外环5与P+内环7以相同的工艺步骤形成，并具有相同的掺杂浓度。在N-外延层中，P+内环区域为双环中的分压环。图1中显示为左右对称的两个U型结构7，在图2中如内环7所示。P+分压环区域的作用是提高器件的反向击穿电压。P+外环5在图1中显示为左右对称的两个半U型结构，在图2中如外环5所示。当肖特基器件在加反向电压时，P+外环5进一步延伸了内环P+势鱼区,提高了反向击穿电压，同时抑制了器件从阴极流向阳极的反向漏电流。另一方面，P+外环5进一步扩展了 P+内环的保护作用，有效降低了器件制造工艺中可能引入的离子沾污对二极管参数的影响，有效提高成品率。肖特基二极管100进一步包括形成在N-外延层上的氧化硅层6。该氧化硅层具有用于形成阳极金属层的阳极开口，该开口部分地暴露出上述P+内环势垒区的一部分和P+内环势垒区内的区域。在该阳极开口下方的N-外延层中形成有硅化物例如硅化镍层。在位于N-外延层上的开口中以及部分绝缘层上，优选地依次包括阳极缓冲区8和阳极引出端9作为阳极金属层。例如缓冲区8由金属钛形成用于提高肖特基器件参数的稳定性和可靠性，阳极引出端9由金属铝构成。阳极金属层在绝缘层上的边界位于P+内外环之间。下面将参照图3A-3K来描述根据本技术的肖特基二极管的制作方法。在N+硅衬底2生长一定厚度的N-外延层3，见图3A。在N-外延层3上通过热氧化生长0.5μπι Iym二氧化硅，见图3Β。利用第一刻蚀工艺，包括光刻掩膜和腐蚀工艺，在热氧化得到的二氧化硅绝缘层中刻蚀出用于形成P+环的内环开口和外环开口，见图3C。内环和外环优选同心设置。以所述绝缘层为掩膜，通过离子注入工艺对芯片进行硼离子(Bll+)掺杂注入，注入剂量例如为I X IO14离子/厘米2 I X IO15离子/厘米2，见图3D。随后芯片在温度1000 1150°C下进行退火处理，使芯片上硼离子(Bll+)扩散2微米左右的深度，该退火处理同时在芯片上进一步形成热氧化二氧化硅绝缘层6，见图3E。该离子注入和退火步骤在N-外延层中与所述内环开口和外环开口对应的位置分别形成P+内环7和位于P+内环外侧的P+外环5。P+内环7和P+外环5可以具有相同或不同的掺杂浓度，优选地，二者具有相同的掺杂浓度。利用包括光刻掩膜和腐蚀的第二刻蚀工艺，在绝缘层6上刻蚀出用于形成肖特基器件势垒的掺杂区和阳极电极开口，暴露P+内环的一部分及其内的N-外延层区域，见图3F中的区域10。在整个芯片上本文档来自技高网...

【技术保护点】
一种肖特基二极管，包括阴极金属层；阴极金属层上的N型硅芯片；该N型硅芯片上具有开口的绝缘层；位于所述开口中及所述绝缘层上的阳极金属层；其特征在于，该肖特基二极管进一步包括，该N型硅芯片中位于所述阳极金属层下方的金属硅化物层，以及该N型硅芯片中位于所述金属硅化物层周围的高浓度P型掺杂内环和位于所述高浓度P型内环外侧的高浓度P型掺杂外环。

【技术特征摘要】
1.一种肖特基二极管，包括 阴极金属层； 阴极金属层上的N型硅芯片； 该N型硅芯片上具有开口的绝缘层； 位于所述开口中及所述绝缘层上的阳极金属层； 其特征在于，该肖特基二极管进一步包括， 该N型硅芯片中位于所述阳极金属层下方的金属硅化物层，以及 该N型硅芯片中位于所述金属硅化物层周围的高浓度P型掺杂内环和位于所述高浓度P型内环外侧的高浓度P型掺杂外环。2.根据权利要求1所述的肖特基二极管，其特征在于，所述高浓度P型掺杂内环和高浓度P型掺杂外环的掺杂浓度相等或不等。3...

【专利技术属性】
技术研发人员：王剑敏，
申请(专利权)人：北京燕东微电子有限公司，
类型：实用新型
国别省市：