高速同步数据采集卡制造技术

本实用新型专利技术涉及高速同步数据采集卡，包括母板和多组子板，子板上设置有子板模拟接口总线、子板功能电路和子板数字接口总线，所述子板模拟接口总线与模拟插座连接，子板数字接口总线与数字插座连接，子板数字接口总线包括十六根数据信号线、两根时钟信号线、三根AD配置信号线、三根子板功能配置信号线、1根+5V线和1根+3.3V线，子板模拟接口总线包括一组±5电源线、一组±15电源线、两根模拟输入线（ACH+，ACH-）、一根零偏偏置线OF_PZ、一根零偏校准线OF_ADJ、一根满偏校准线FS_ADJ、一根基准电压线REF、一根模拟输出线AOUT，本实用新型专利技术解决了现有的同步数据采集卡产品功能单一、采样精度和同步性差的技术问题，本实用新型专利技术具有高速同步、大缓存、高精度的优点。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及虚拟仪器
，尤其涉及一种基于PXI或PCI总线的高速同步数据采集卡。
技术介绍
国内目前基于PXI或PCI总线的高速同步数据采集卡，分辨率为16位的产品较少，大多同类产品功能单一，仅有模拟输入功能，而且采样精度和同步性能比较差。但是随着现代科学技术的迅速发展，尤其是在航空航天、军事领域，对于同步数据采集的采样精度和同步性能要求越来越高。迫切需要一种同步数据采集的采样精度和同步性能高，同时还提供多种辅助功能，可以便于用户有效降低开发成本的同步数据采集卡。在这些前提下，开发高速高精度的多功能同步数据采集卡具有很好的工程实用价值。
技术实现思路
为了解决现有的同步数据采集卡产品功能单一、采样精度和同步性差的技术问题，本技术提供一种高速同步数据采集卡，解决高精度高速的难点，具有高速同步、大缓存、高精度的优点。本技术的技术解决方案:高速同步数据采集卡，其特殊之处在于:包括母板和多组子板，母板上设置有总线桥、可编程逻辑控制器FPGA、同步时钟单元、存储单元、电源电路、多组模拟插座和多组数字插座，所述总线桥的一端与总线连接，另一端与可编程逻辑控制器FPGA连接，所述同步时钟单元、存储单元、数字插座均与可编程逻辑控制器FPGA连接，所述子板上设置有子板模拟接口总线、子板功能电路和子板数字接口总线，所述子板模拟接口总线与模拟插座连接，所述子板数字接口总线与数字插座连接，所述子板数字接口总线包括十六根数据信号线、两根时钟信号线、三根AD配置信号线、三根子板功能配置信号线、I根+5V线和I根+3.3V线，所述十六根数据信号线、I根+5V线和三根子板功能配置信号线依次位于子板数字接口总线的一侧，所述两根时钟信号线、I根+3.3V线和三根AD配置信号线依次位于子板数字接口总线的另一侧；所述子板模拟接口总线包括一组±5电源线、一组±15电源线、两根模拟输入线(ACH+，ACH-)、一根零偏偏置线0F_PZ、一根零偏校准线0F_ADJ、一根满偏校准线FS_ADJ、一根基准电压线REF、一根模拟输出线A0UT，所述两根模拟输入线(ACH+，ACH-)、一根模拟输出线AOUT分别设置在子板模拟接口总线的两头，所述一组±5电源线和一组±15电源线位于子板模拟接口总线的中间。上述子板功能电路包括共模滤波线圈、模拟输入切换开关、信号调理电路、滤波电路、校准电路和AD转换电路，所述校准电路包括零偏校准电路和满偏校准电路，所述共模滤波线圈的输入端与子板模拟接口总线的两根模拟输入线(ACH+，ACH_)连接，所述共模滤波线圈的输出端与模拟输入切换开关的一端连接，所述模拟输入切换开关的另一端与信号调理电路的输入端连接，所述零偏校准电路的一端与信号调理电路的零偏调整端连接，所述零偏校准电路的另一端与子板模拟接口总线的一根零偏偏置线0F_PZ和一根零偏校准线0F_ADJ连接，所述信号调理电路的输出端滤波电路的输入端连接，所述滤波电路的输出端与AD转换电路的输入端连接，所述AD转换电路的输出端与子板数字接口总线中的数据信号线连接，所述满偏校准电路的输出端与AD转换电路的基准电压端连接，所述满偏校准电路的输入端与一根满偏校准线FS_ADJ和一根基准电压线REF连接。上述信号调理电路包括依次连接的模拟输入缓冲单元、输入量程增益调理电路以及ADC输入驱动单元，所述模拟输入缓冲单元为高输入阻抗运放器，所述输入量程增益调理电路包括运放器和模拟开关，所述ADC输入驱动单元包括差分运放器。上述阻抗运放器为AD8065，所述运放器为AD829，所述模拟开关为MAX337，所述差分运放器为AD8138。上述同步时钟单元包括锁相环、环路滤波器和压控晶振，所述锁相环的输入端接PXI背板时钟，所述锁相环的输出端接环路滤波器的输入端，所述环路滤波器的输出端与压控晶振，所述压控晶振向锁相环输出比较时钟。上述锁相环为ADF4001。本技术所具有的优点:1、本技术通过对子板模拟接口总线和子板数字接口总线的定义，能够实现兼容不同的工作电压器件、不同分辨率和类型的AD转换器。同时可以根据实际需要扩展控制位，不受管脚的限制。2、本技术通过在子板模拟接口总线再增加一组模拟输入控制信号、零偏与满偏控制电压信号，在数据总线端对于AD转换器的数据总线采用高阻态复用设计，在本技术中就能实现2路模拟输入采集的功能。因此，基于本技术可以很方便的实现系列化同步数据采集卡的产品开发。3、本技术能够实现多块卡在同一个PXI机箱中且在同一个时钟下工作，因此即使是多块卡间的模拟输入通道间也实现了同步时延差不超过2nS的指标。通过这些设计措施，使本技术在卡的同步性能方面获得比较好的指标。附图说明图1本技术多功能数据采集卡总体结构图；图2本技术子板模拟接口总线图；图3子板数字接口总线图；图4子板功能电路图；图5信号调理电路图；图6同步时钟功能框图。具体实施方式如图1所示，本技术包括PCI总线桥、FPGA、同步时钟单元、存储单元和各外围功能电路。PCI总线桥实现母板局部总线与PCI总线的连接，FPGA实现PCI总线桥对同步时钟单元、存储单元和各外围功能电路控制的逻辑实现；同步时钟单元产生各功能电路正常工作所需要的高稳定度同步时钟；存储单元实现高速大量的模拟输入和输出数据的缓存。本技术中的模拟输入功能电路采用子板的形式实现。子板上设置有子板模拟接口总线、子板功能电路和子板数字接口总线，子板模拟接口总线与模拟插座连接，子板数字接口总线与数字插座连接，一个子板对应一组模拟插座和数字插座。图2所示，子板模拟接口总线包括一组±5V电源线、一组±15V电源线、两根模拟输入线(ACH+，ACH-)、一根零偏偏置线0F_PZ、一根零偏校准线0F_ADJ、一根满偏校准线FS_ADJ、一根基准电压线REF、一根模拟输出线A0UT，两根模拟输入线(ACH+，ACH-)、一根模拟输出线AOUT分别设置在子板模拟接口总线的两头，所述一组±5V电源线和一组±15V电源线位于子板模拟接口总线的中间。本技术的子板是采用两个40针的接口总线与母板上匹配的插座相连实现子母板结构的。如图3所示，子板数字接口总线包括十六根数据信号线、两根时钟信号线、三根AD配置信号线、三根子板功能配置信号线、I根+5V线和I根+3.3V线，十六根数据信号线、I根+5V线和三根子板功能配置信号线依次位于子板数字接口总线的一侧，所述两根时钟信号线、I根+3.3V线和三根AD配置信号线依次位于子板数字接口总线的另一侧；这样的布局易于实现模拟电路和数字电路在PCB布局时实现严格分开设计，有效降低数字电路对于高精度模拟信号调理电路的干扰。此外，对于电源种类的选择、校准功能的、对于不同类型的AD兼容都做了必要的设计考虑。对于数字电路同样提供有+5V和+3.3V两种最常用的数字电源供电电压。利用AD(TAD7为数据信号线，在其下方预留有8路空管脚，可以很方便的扩展为12、14、16位的不同类型的AD器件。CLK+、CLK-为AD工作时钟信号。高速AD器件通常采用差分时钟。AD_SCS、AD_SCK与AD_SD10为一组串行AD配置控制信号。AD_SCS为AD配置片选信号，AD_SCK为AD配置时钟，AD本文档来自技高网...

【技术保护点】
高速同步数据采集卡，其特征在于：包括母板和多组子板，所述母板上设置有总线桥、可编程逻辑控制器FPGA、同步时钟单元、存储单元、电源电路、多组模拟插座和多组数字插座，所述总线桥的一端与总线连接，另一端与可编程逻辑控制器FPGA连接，所述同步时钟单元、存储单元、数字插座均与可编程逻辑控制器FPGA连接，所述子板上设置有子板模拟接口总线、子板功能电路和子板数字接口总线，所述子板模拟接口总线与模拟插座连接，所述子板数字接口总线与数字插座连接，所述子板数字接口总线包括十六根数据信号线、两根时钟信号线、三根AD配置信号线、三根子板功能配置信号线、1根+5V线和1根+3.3V线，所述十六根数据信号线、1根+5V线和三根子板功能配置信号线依次位于子板数字接口总线的一侧，所述两根时钟信号线、1根+3.3V线和三根AD配置信号线依次位于子板数字接口总线的另一侧；所述子板模拟接口总线包括一组±5电源线、一组±15电源线、两根模拟输入线（ACH+，ACH?）、一根零偏偏置线OF_PZ、一根零偏校准线OF_ADJ、一根满偏校准线FS_ADJ、一根基准电压线REF、一根模拟输出线AOUT，所述两根模拟输入线（ACH+，ACH?）、一根模拟输出线AOUT分别设置在子板模拟接口总线的两头，所述一组±5电源线和一组±15电源线位于子板模拟接口总线的中间。...

【技术特征摘要】
1.高速同步数据采集卡，其特征在于:包括母板和多组子板， 所述母板上设置有总线桥、可编程逻辑控制器FPGA、同步时钟单元、存储单元、电源电路、多组模拟插座和多组数字插座，所述总线桥的一端与总线连接，另一端与可编程逻辑控制器FPGA连接，所述同步时钟单元、存储单元、数字插座均与可编程逻辑控制器FPGA连接， 所述子板上设置有子板模拟接口总线、子板功能电路和子板数字接口总线，所述子板模拟接口总线与模拟插座连接，所述子板数字接口总线与数字插座连接， 所述子板数字接口总线包括十六根数据信号线、两根时钟信号线、三根AD配置信号线、三根子板功能配置信号线、I根+5V线和I根+3.3V线， 所述十六根数据信号线、I根+5V线和三根子板功能配置信号线依次位于子板数字接口总线的一侧，所述两根时钟信号线、I根+3.3V线和三根AD配置信号线依次位于子板数字接口总线的另一侧； 所述子板模拟接口总线包括一组±5电源线、一组±15电源线、两根模拟输入线(ACH+，ACH-)、一根零偏偏置线OF_PZ、一根零偏校准线OF_ADJ、一根满偏校准线FS_ADJ、一根基准电压线REF、一根模拟输出线AOUT， 所述两根模拟输入线(ACH+，ACH-)、一根模拟输出线AOUT分别设置在子板模拟接口总线的两头，所述一组±5电源线和一组±15电源线位于子板模拟接口总线的中间。2.根据权利要求1所述的高速同步数据采集卡，其特征在于:所述子板功能电路包括共模滤波线圈、模拟输入切换开关、信号调理电路、滤波电路、校准电路和AD转换电路，所述校准电路包括零偏校准电路和满偏校准电路， 所述共模滤波线圈的输入端与子板模...

【专利技术属性】
技术研发人员：郭恩全，冯辉，冯平，石俊斌，白俊峰，李光辉，
申请(专利权)人：陕西海泰电子有限责任公司，
类型：实用新型
国别省市：