集成电路和互连及其制造方法技术

技术编号:8805904 阅读:175 留言:0更新日期:2013-06-13 23:01
本公开一般涉及集成电路(IC)、IC互连及其制造方法,更具体地,涉及高性能电感器。IC(10)包括设置在衬底(30)上的介电层25内的至少一个沟槽(20)。所述沟槽被共形地涂敷有衬里和种子层(35),且包括其内的互连(40)。互连包括在互连的侧壁上的硬掩模(45)。

【技术实现步骤摘要】
【国外来华专利技术】
本公开一般涉及集成电路及其制造方法,更具体地,涉及具有诸如高性能电感器的互连的集成电路。
技术介绍
集成电路互连,特别是高性能电感器被用于大部分类型的射频电路,且典型地用厚金属线制造,诸如铜或铝。常规地,结合光致抗蚀剂掩蔽和剥离并稍后移除种子层,使用电解镀敷处理来形成金属布线。
技术实现思路
本专利技术的方面涉及集成电路,包括:设置在衬底上的介电层内的至少一个沟槽,该沟槽共形地涂敷有衬里和种子层;以及所述沟槽内的互连,该互连包括在互连的侧壁上的硬掩模。本专利技术的第二方面涉及一种制造集成电路中的互连的方法,该方法包括:用衬里和种子层共形地涂敷沟槽,所述沟槽设置在衬底上的介电层内;在所述衬里和种子层上沉积硬掩模;掩蔽和构图所述沟槽以暴露所述硬掩模;移除所述硬掩模的暴露区域以暴露所述衬里和种子层的区域;电解金属镀敷所述衬里和种子层的暴露区域以形成互连;以及平坦化所述互连与所述沟槽的顶表面。本专利技术的第三方面涉及一种电感器,包括:核心导体,包括沟槽内的顶表面、底表面和侧壁,所述沟槽位于衬底上的介电层内,且所述沟槽在沟槽的底部和侧壁上具有衬里和种子层;以及所述核心导体的侧壁上的硬掩模。本专利技术的第四方面涉及一种制造电感器的方法,该方法包括:用衬里和种子层共形地涂敷沟槽,所述沟槽位于衬底上的介电层内;在所述衬里和种子层上沉积硬掩模;掩蔽和构图所述沟槽以暴露所述硬掩模;移除硬掩模的暴露区域以暴露衬里和种子层的区域;电解金属镀敷所述衬里和种子层的暴露区域以形成核心导体;以及平坦化所述核心导体、硬掩模和所述衬里和种子层与沟槽的顶表面。本专利技术的说明性方面旨在解决在此描述的问题和/或未描述的其他问题。附图说明本专利技术的这些和其他特点将从以下结合描述了本专利技术各种实施例的附图的对本专利技术的各方面的详细描述而变得更易于理解,其中:图1描述了根据本专利技术的包括至少一个互连的集成电路的实施例;图2A-2H描述了根据本专利技术的用于制造集成电路中的互连的方法的实施例的步骤;图3描述了根据本专利技术的电感器的实施例;以及图4A-4H描述了根据本专利技术的用于制造电感器的方法的实施例的步骤。注意本专利技术的附图不是按比例的。附图旨在仅描述本专利技术的典型方面,且因此不应被认为限制本专利技术的范围。在附图中,类似的参考标号指示附图中的类似部件。具体实施方式为了实现高性能(高品质因子)集成电路(IC)和使用厚铜线的IC互连,特别是铜电感器,通常使用诸如通镀(through-plating)制造工艺。已发现与通镀有关的图像尺寸容差(tolerance)和重叠不足以制造高性能互连,诸如电感器。可选地,使用选择性镀敷制造工艺来形成互连。但是,使用选择性镀敷制造技术时,可在层的化学机械抛光期间发生铜种子层腐蚀,且与选择性镀敷制造有关的跨晶片镀敷均匀性仍然是个问题。图1展示了根据本专利技术的包括至少一个互连的集成电路(IC)的实施例。参考图1,示出了 IC10。IClO表示单个半导体器件的构建的小型化电子电路,以及接合到衬底或电路板无源部件等。ICio可表示本领域已知的任意传统的1C,且可包括本领域已知的任何传统的IC组件。块15表示IClO的选择区域17的放大横截面图,这样可更清楚地看到和描述选择区域17。块15示出了 IClO的沟槽20、介电层25、衬底30、衬里和种子层35、互连40和硬掩模45。沟槽20位于介电层25中,其中介电层25设置在衬底30上。沟槽20可以是大约5微米(μ m)到大约150 μ m宽,且大约是5 μ m到大约20 μ m深。衬底30是半导体衬底,其包括但不限于硅、锗、锗硅、碳化硅以及基本上由II1- V族化合物半导体中的一种或多种构成的材料,该II1- V族化合物半导体具有由公式AlxlGaX2AsY1PY2NY3SbY4限定的成分,其中X1、X2、X3、Yl、Y2、Y3和Υ4表示相对比例,每个大于或等于零,且Χ1+Χ2+Χ3+Υ1+Υ2+Υ3+Υ4=1 (I是总的相对摩尔量)。半导体衬底30也可包括I1- VI族化合物半导体,该I1- VI族化合物半导体具有成分ZnA1CdA2SeB1TeB2,其中A1、A2、B1和B2是相对比例,每个大于或等于零,且A1+A2+B1+B2=1 (I是总的摩尔量)。介电层25可以是大约5 μ m到大约20 μ m厚。介电层35可以是这样的材料,包括但不限于氧化硅(Si02)、氮化硅(Si3N4)、氧化铪(Hf02)、氧化铪硅(HfSiO)、氧氮化铪硅(HfSiON)、氧化锆(Zr02)、氧化锆硅(ZrSiO)、氧氮化锆硅(ZrSiON)、氧化铝(A1A)、氧化钛(Ti205)、氧化钽(Ta205)、氢倍半硅氧烷聚合物(HSQ)、甲基倍半硅氧烷聚合物(MSQ)、由美国密歇根米德兰的Dow Chemical制造的SiLK (聚亚苯基低聚物(polyphenylene oligomer))、由加州圣塔克莱拉的 Applied Material 公司制造的 BlackDiamondTM[Si0x (CH3)y]、氟化正硅酸乙酯(FTEOS)和氧化硅玻璃(FSG)。在一个实施例中,介电层25可包括FSG或有机材料,例如聚酰亚胺。介电层25也可包括多个介电层,例如第一低k (介电常数)层和第二介电层,诸如Si3N4或Si02。第二介电层可具有比第一低k介电层更大的高k介电常数值。低k介电层包括具有为4或更少的相对介电常数值,其例子包括但不限于HSQ、MSQ、SiLK 、BlackDiamond 、FTEOS 和 FSG。沟槽20可包括衬里和种子层35的保形涂层。衬里和种子层35可以是大约500A到3000盖厚。层35的衬里部件可包括钽(Ta)、氮化钽(TaN)、氮化钽铝(TaAIN)、硅化钽(TaSi2)、钛(Ti)、氮化钛(TiN)、氮化钛硅(TiSiN)或钨(W)。衬里部件可以是大约I()θΑ到500Λ厚的层。层35的种子部件可以是例如设置在衬里层上的铜种子层且可以是大约400人到大约2000人厚。在一个实施例中,层35的衬里部件与沟槽2O和衬底3O接触,且种子部件覆盖衬里部件。互连40位于沟槽20中且可包括互连40的侧壁42上的硬掩模。互连40可包括铜、银和/或金,且例如可被用作电感器或传输线。互连40可以是大约5 μ m到大约150 μ m宽。硬掩模45可以是抗接种导电材料或介电材料。抗接种导电材料可从由TiN、Ta和TaN组成的组中选择。介电材料可从包括氮化硅(Si3N4)、碳化硅(SiC)和氧化铝(Al2O3)组成的组中选择。图2A-2H示出了制造集成电路中互连的方法的步骤的实施例。参考图2A,提供了衬底30,包括硅、绝缘体上硅、锗硅、砷化镓。衬底30可包括含有半导体材料的任何结构,包括但不限于体半电材料,诸如半导体晶片(单独,或其上包括其他材料的组件,例如集成电路)。衬底30可已具有沉积在其上的介电层25。介电层25可包括氧化硅、FSG或有机材料,例如聚酰亚胺。可选地,可使用任何现在已知或将来被开发的适于要沉积的材料的技术来在衬底上沉积介电层25,该技术包括但不限于例如:化学气相沉积(CVD)、低压CVD(LPCVD)、等离子体增强CVD (PECVD)、次常压CVD (SACVD)和高密度等离子体CVD (HD本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.10.06 US 12/898,8851.一种集成电路,包括: 设置在衬底上的介电层内的至少一个沟槽,所述沟槽被共形地涂敷有衬里和种子层;以及 所述沟槽内的互连,所述互连包括所述互连的侧壁上的硬掩模。2.如权利要求1所述的集成电路,其中所述硬掩模包括从氮化钛(TiN)、钨(W)、钽(Ta)和氮化钽(TaN)中的一种选择的抗接种导电材料。3.如权利要求1所述的集成电路,其中所述硬掩模包括从氮化硅(Si3N4)J^K-(SiC)和氧化铝(Al2O3)中的一种选择的介电材料。4.如权利要求1所述的集成电路,其中所述互连包括从铜、银和金中的一种选择的材料。5.如权利要求1所述的集成电路,其中所述互连大约是5微米(μm)到大约150 μ m宽。6.如权利要求 1所述的集成电路,其中所述互连是电感器或传输线。7.一种制造集成电路中的互连的方法,所述方法包括: 用衬里和种子层共形地涂敷沟槽,所述沟槽在设置在衬底上的介电层内; 在所述衬里和种子层上沉积硬掩模; 掩蔽和构图所述沟槽以暴露所述硬掩模; 移除所述硬掩模的暴露区域以暴露所述衬里和种子层的区域; 电解金属镀敷所述衬里和种子层的所述暴露区域以形成互连;以及 平坦化所述互连与所述沟槽的顶表面。8.如权利要求7所述的制造互连的方法,其中所述硬掩模包括从氮化钛(TiN)、钨(W)、钽(Ta)、氮化钽(TaN)、氮化硅(Si3N4)J^K-(SiC)和氧化铝(Al2O3)中的一种选择的材料。9.如权利要求7所述的制造互连的方法,其中所述互连包括从铜、银和金的一种中选择的材料。10.如权利要求7所述的制造互连的方法,其中所述互连大约是5微米(μm)到大约150 μ m 宽。11.如权利要求7所述的制造互连的方法,其中所述平坦化步骤包括化学机械抛光所述互连。12.如权利要求7所述的制造互连的方法,其中所述移除步骤包括一次或多次等离子体蚀刻所述衬里和种子层的所述暴露区域。13.如权利要求7所述的制造互连的方法,其中所述电解金属镀敷步骤包括使用包括硫酸铜溶液、硫酸溶液和包括氯离子的溶液的镀敷溶液利用大约lA/cm2到大约15A/cm2的电流密度镀敷所述衬里和种子层的暴...

【专利技术属性】
技术研发人员:D·A·德穆恩克何忠祥D·R·米加M·D·穆恩D·S·范斯莱特E·J·怀特
申请(专利权)人:国际商业机器公司
类型:
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1