用于封装芯片的钝化层制造技术

以上描述的实施例提供用于在封装的集成电路(IC)芯片上方形成金属焊盘上金属凸块和测试焊盘的机制。形成钝化层，以覆盖测试焊盘和可能覆盖金属焊盘的部分。钝化层不覆盖远离测试焊盘区和金属焊盘区的表面。通过钝化层有限地覆盖测试焊盘和金属焊盘的部分减小了在金属焊盘和金属凸块之间形成的UBM层的界面阻抗。这种界面阻抗的减小导致金属凸块的阻抗的减小。本发明专利技术还提供了用于封装芯片的钝化层。

【技术实现步骤摘要】

本公开内容一般地涉及集成电路，更具体地来说，涉及形成用于封装器件的保护层。
技术介绍
由于多种电子元件(S卩，晶体管、二极管、电阻器、电容器等)的集成密度的不断改进，导致集成电路经历了持续的快速发展。通常，集成密度的这种改进源于最小特征尺寸的反复减小，允许更多元件集成在给定芯片区域中。集成元件所占据的体积位于半导体晶圆的表面附近。虽然光刻的引人注目的改进已经大幅改进了二维(2D)集成电路形成，但是存在对可以实现的二维密度的物理限制。这些限制之一在于制造这些元件所需的最小尺寸。而且，当将更多器件置于一个芯片中时，需要更复杂的设计。因此，形成三维集成电路(3DIC)，从而解决了由电路密度的增加引起的问题。通过用于将管芯堆叠在一起并且将管芯连接至封装基板的引线接合、倒装芯片接合、和/或硅通孔(TSV)堆叠管芯。
技术实现思路
为了解决现有技术所存在的缺陷，根据本专利技术的一方面，提供了一种封装的集成电路(IC)芯片，包括:金属凸块，形成在金属焊盘上方；测试焊盘，其中，所述测试焊盘电连接至所述封装的集成电路芯片中的器件；第一钝化层，位于所述测试焊盘的一部分和所述金属凸块的一部分上方，其中，所述第一钝化层限定所述测试焊盘的测试区和所述金属凸块的凸块形成区；以及第二钝化层，覆盖所述测试焊盘的表面和围绕所述测试焊盘的所述测试区的所述第一钝化层的一部分。在该封装的IC芯片中，所述第二钝化层覆盖所述金属焊盘的边缘并且位于所述金属凸块的一部分下方。在该封装的IC芯片中，覆盖所述测试焊盘的表面的所述第二钝化层的边缘到所述测试焊盘的边缘之间的距离在从约2 μ m至约15 μ m范围内。在该封装的IC芯片中，所述第二钝化层的所述边缘到所述金属凸块的边缘之间的距离等于或大于约0.1 μ m。在该封装的IC芯片中，所述第二钝化层不覆盖远离所述测试焊盘和所述金属凸块的所述封装的IC芯片的表面。在该封装的IC芯片中，所述测试焊盘和所述金属焊盘物理连接。在该封装的IC芯片中，所述测试焊盘和所述金属焊盘在相同金属层上。在该封装的IC芯片中，在所述金属凸块和所述金属焊盘之间存在凸块底部金属化(UBM)层。在该封装的IC芯片中，所述金属凸块的宽度等于或小于约50 μ m。在该封装的IC芯片中，所述第二钝化层包括聚合物。在该封装的IC芯片中，所述UBM层包括扩散势垒层、铜种子层、以及铜层。在该封装的IC芯片中，所述金属凸块位于所述封装的IC芯片的中心附近，并且在所述金属凸块下方没有所述第二钝化层，并且其中，所述封装的IC芯片进一步包括位于所述封装的IC芯片的角部处的第二金属凸块，并且至少在所述第二金属凸块的一部分下方具有所述第二钝化层。根据本专利技术的另一方面，提供了一种封装的集成电路(IC)芯片，包括:金属凸块，形成在金属焊盘上方；测试焊盘，其中，所述测试焊盘电连接至所述封装的集成电路芯片中的器件；第一钝化层，位于所述测试焊盘的一部分和所述金属凸块的一部分上方，其中，所述第一钝化层限定所述测试焊盘的测试区和所述金属凸块的凸块形成区；以及第二钝化层，覆盖所述测试焊盘的表面和围绕所述测试焊盘的所述测试区的所述第一钝化层的一部分，其中，覆盖所述测试焊盘的表面的所述第二钝化层的边缘到所述测试焊盘的边缘之间的距离在从约2 μ m至约15 μ m的范围内。根据本专利技术的又一方面，提供了一种形成封装的集成电路(IC)芯片的方法，包括:在基板上方形成金属层，其中，所述基板具有集成电路和互连件，并且其中，所述基板是所述封装的IC芯片的一部分，并且其中，所述互连件提供所述集成电路和所述金属层之间的电连接；在所述金属层上方形成第一钝化层，其中，所述第一钝化层限定测试焊盘区和金属焊盘区，并且其中，所述金属焊盘区用于形成金属凸块；在所述第一钝化层上方形成第二钝化层，其中，所述第二钝化层有限地覆盖所述测试焊盘区和所述金属焊盘区的一部分，其中，所述第二钝化层不覆盖远离所述测试焊盘区和所述金属焊盘区的表面；在所述基板上方形成凸块底部金属化(UBM)层，其中，所述UBM层与所述金属焊盘区的至少一部分接触，并且其中，所述UBM层包括扩散势垒层，并且其中，通过溅射工艺沉积所述扩散势垒层；以及在所述UBM层上方形成金属凸块，其中，所述金属凸块位于所述金属焊盘区上方。该方法进一步包括:实施Ar溅射，以去除所述金属焊盘区的未覆盖表面上方的杂质。在该方法中，形成所述UBM层进一步包括:通过溅射工艺沉积种子层。在该方法中，形成所述第二钝化层包括形成聚合物层，其中，所述第二钝化层的厚度在从约3,0(K)A至约]5，()()0A的范围内。在该方法中，形成所述金属凸块包括:形成焊料层或铜柱。在该方法中，通过所述第二钝化层有限地覆盖所述测试焊盘区和所述金属焊盘区的一部分减小了所述UBM层的界面阻抗。在该方法中，形成所述第二钝化层包括:形成在覆盖所述测试焊盘区的所述第二钝化层的边缘到所述测试焊盘区的边缘之间的距离，所述距离等于或大于约0.1 μ m。附图说明通过以下结合附图的详细描述更容易理解本公开内容，并且类似参考标号指定类似结构元件。图1A示出根据一些实施例的包括封装的半导体芯片的三维(3D)集成电路(IC)的示意图。图1B示出根据一些实施例的位于基板上方的微凸块的结构。图2A示出根据一些实施例的具有凸块的半导体基板的一部分的示意性俯视图。图2B示出根据一些实施例的包括基板上方的测试焊盘区和金属焊盘区的区域的横截面图。图2C示出根据一些实施例的在形成第二钝化层之后形成在图2B的基板上方的微凸块。图2D示出根据一些实施例的在沉积第二钝化层之后包括测试焊盘区和金属焊盘区的区域的俯视图。图2E示出根据一些实施例的进行溅射工艺的基板。图3A示出根据一些实施例的在沉积钝化层之后的区域的俯视图。图3B示出根据一些实施例的图3A的区域的横截面图。图3C示出根据一些实施例的在沉积钝化层之后的区域的俯视图。图3D示出根据一些实施例的图3C的区域的横截面图。图4示出根据一些实施例的在基板上方形成凸块的工艺流程图。图5示出根据一些实施例的具有中心凸块和角部凸块的芯片的示意性俯视图和横截面图。具体实施例方式应该理解，以下公开内容提供用于实现不同特征的多个不同实施例或实例。以下描述组件和布置的特定实例以简化本公开内容。当然，这些仅是实例并不旨在限定。另外，本公开内容可以在多个实例中重复参考数字和/或字母。该重复用于简单和清楚的目的并且其本身并没有指定所论述的多种实施例和/或配置之间的关系。现代集成电路由诸如晶体管和电容器的几百万个有源器件制成。这些器件最初相互隔离，但是稍后互连在一起，以形成功能电路。典型互连结构包括诸如金属线(布线)的横向互连和诸如通孔和接触件的垂直互连。互连日益增加地决定现代集成电路的性能和密度的限制。在互连结构的顶部，形成并且暴露位于相应芯片的表面上方的接合焊盘。通过这些接合焊盘进行电连接，从而将芯片连接至封装基板或另一个管芯。在一些实施例中，接合焊盘用于引线接合或倒装芯片接合。倒装芯片封装利用凸块在芯片的I/o焊盘和封装件的基板或弓I线框之间建立电接触。图1A示出根据一些实施例的包括封装的半导体芯片100的三维(3D)集成电路(IC) 130的示意图。IC芯片100具有通过互连(未示出)连接的集本文档来自技高网...

【技术保护点】
一种封装的集成电路(IC)芯片，包括：金属凸块，形成在金属焊盘上方；测试焊盘，其中，所述测试焊盘电连接至所述封装的集成电路芯片中的器件；第一钝化层，位于所述测试焊盘的一部分和所述金属凸块的一部分上方，其中，所述第一钝化层限定所述测试焊盘的测试区和所述金属凸块的凸块形成区；以及第二钝化层，覆盖所述测试焊盘的表面和围绕所述测试焊盘的所述测试区的所述第一钝化层的一部分。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：郑心圃，吴伟诚，侯上勇，余振华，刘醇鸿，邱志威，许国经，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：