半导体封装件及其制造方法技术

一种半导体封装件及其制造方法。半导体封装件包括基板、信号接点、半导体芯片、封装体、接地层及介电层。半导体芯片设于基板上。封装体包覆半导体芯片且具有上表面及信号凹槽，信号凹槽从封装体的上表面延伸至信号接点。接地层形成于信号凹槽的内侧壁上。介电层形成于信号凹槽内。

【技术实现步骤摘要】

本专利技术是有关于一种，且特别是有关于一种具有信号凹槽的。
技术介绍
受到提升工艺速度及尺寸缩小化的需求，半导体元件变得甚复杂。当工艺速度的提升及小尺寸的效益明显增加时，半导体封装体的特性也出现问题。特别是指，较高的工作时脉(clock speed)在信号电平(signal level)之间导致更频繁的转态(transition),因而导致在高频下或短波下的信号强度减弱。因此，如何改善高频信号强度减弱的问题为业界努力重点之一。
技术实现思路
本专利技术有关于一种，可降低信号损耗。根据本专利技术，提出一种半导体封装件。半导体封装件包括一基板、一第一信号接点、一半导体芯片、一封装体、一第一接地层及一介电层。半导体芯片设于基板上。封装体包覆半导体芯片且具有一上表面及一信号凹槽，信号凹槽从封装体的上表面延伸至第一信号接点。第一接地层形成于信号凹槽的内侧壁上。介电层形成于信号凹槽内。根据本专利技术，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一基板；设置一半导体芯片于基板上；形成一封装体包覆半导体芯片；形成一信号凹槽从封装体的上表面延伸至一第一信号接点；形成一第一接地层于信号凹槽的内侧壁上；以及，形成一介电层于信号凹槽内。为让本专利技术的上述内容能更明显易懂，下文特举实施例，并配合附图，作详细说明如下:附图说明图1A绘示本专利技术一实施例的半导体封装件的剖视图。图1B绘示图1A的俯视图。图2绘示依照本专利技术另一实施例的半导体封装件的俯视图。图3绘示依照本专利技术另一实施例的半导体封装件的剖视图。图4绘示依照本专利技术另一实施例的半导体封装件的剖视图。图5A绘示依照本专利技术另一实施例的半导体封装件的剖视图。图5B绘示图5A的俯视图。图6A绘示依照本专利技术另一实施例的半导体封装件的剖视图。图6B绘示图6A的俯视图。图7A绘示依照本专利技术另一实施例的半导体封装件的剖视图。图7B绘示图7A的仰视图。图8A绘示依照本专利技术另一实施例的半导体封装件的剖视图。图8B绘示图8A的仰视图。图9绘示依照本专利技术另一实施例的半导体封装件的剖视图。图10绘示依照本专利技术另一实施例的堆迭式半导体封装件的剖视图。图11绘示依照本专利技术另一实施例的堆迭式半导体封装件的剖视图。图12A绘示依照本专利技术另一实施例的半导体封装件的剖视图。图12B绘示图12A中信号传输元件的仰视图。图13绘示依照本专利技术另一实施例的信号传输元件的仰视图。图14绘示依照本专利技术另一实施例的信号传输元件的仰视图。图15绘示依照本专利技术另一实施例的信号传输元件的仰视图。图16绘示依照本专利技术另一实施例的半导体封装件的剖视图。图17绘示依照本专利技术另一实施例的半导体封装件的剖视图。图18A绘示依照本专利技术另一实施例的半导体封装件的剖视图。图18B绘示依照本专利技术另一实施例的半导体封装件的俯视图。图19A绘示依照本专利技术另一实施例的半导体封装件的剖视图。图19B绘示图19A的俯视图。图20绘示依照本专利技术另一实施例的半导体封装件的剖视图。图21绘示依照本专利技术另一实施例的半导体封装件的剖视图。图22A至22G绘示图5A的半导体封装件的制造过程图。图23A至230绘示图12A的半导体封装件的制造过程图。图24A至241绘示图20A的半导体封装件的制造过程图。图25A至25C绘示图21的半导体封装件的制造过程图。主要元件符号说明:100、200、300、400、500、600、700、800、900、1000、1000、1200、1300、1400、1500、1600、1700:半导体封装件110、710、810、1210:基板110b、lllb、1210b:下表面110s、140s、1250s:外侧面110u、lllu、1210u、1250u、1260u、140u、150u:上表面111:基材lllh、141h、150h、710h、1210h:贯孔112:第一复合层1121:线路层1122:介电层1123:导电孔1124:接地接垫113:第二复合层1132、5722:接地接垫120:第一信号接点121、1131、5721:信号接垫1211:接地点1212:第一导电层1213:第二导电层1250:屏蔽层1250h、1260h:开孔1260:介电层1270:天线层1271:馈入部1280、1380:信号传输元件1281:接地柱130:半导体芯片131:焊线130u:主动面140:封装体140r:信号凹槽140rl:内侧壁150:介电层160,360:第一接地层161:内侧部162:上部163:底部364:外侧部570:第一信号传输柱571:第一接垫层572:第二接垫层573:部分材料620:第二信号接点670:第二信号传输柱714:第三信号传输柱715:第二接地层814:第四信号传输柱P1、P2:切割道具体实施方式请参照图1A，其绘示本专利技术一实施例的半导体封装件的剖视图。半导体封装件100包括基板110、第一信号接点120、半导体芯片130、封装体140、介电层150及第一接地层160。虽然图未绘示，然半导体封装件100更包括至少一被动元件，如电阻、电容或电感。基板110包括基材111、第一复合层112及第二复合层113，其中第一复合层112及第二复合层113分别形成于基材111的上表面Illu及下表面Illb上。基材111例如是BT基材、玻璃基材、介电基材或其它合适基材。第一复合层112包含至少一线路层1121、至少一介电层1122及至少一导电孔(conductive via) 1123，其中介电层1122电性隔离相邻二线路层1121，而相邻二线路层1121可通过对应的导电孔1123电性连接。第二复合层113的结构可相似于第一复合层112，容此不再赘述。第一信号接点120形成于基板110的上表面llOu，其可以是线路层1121的一部分。第一信号接点120可通过线路层1121及导电孔1123电性连接于半导体芯片130，使信号可传输于第一信号接点120与半导体芯片130之间。此外，半导体封装件100更包括信号接垫121，其形成于第一信号接点120上。信号接垫121与第一接地层160可于同一工艺中以相同材质一次形成。另一例中，亦可省略信号接垫121。半导体芯片130例如是无线信号收发芯片或其它种类的芯片，其中无线信号收发芯片例如是无线射频(Radio frequency, RF)芯片。半导体芯片130以主动面130u朝上方位设于基板110的上表面IlOu上，并通过至少一焊线131电性连接于第一复合层112。半导体芯片130可通过焊线131及基板110的线路层1121电性连接于第一信号接点120。另一例中，半导体芯片130例如是覆晶(flip chip)，其以主动面130u朝下方位设于基板110的上表面IlOu上，并通过至少一焊球电性连接于第一复合层112。封装体140形成于基板110的上表面IlOu并包覆半导体芯片130。封装体140具有上表面140u及至少一信号凹槽140r，信号凹槽140r从封装体140的上表面140u延伸至第一信号接点120及基板110的上表面IlOu而露出第一信号接点120。封装体140可包括酹醒基树脂(Novolac-based resin)、环氧基树脂(epoxy-based resin)、娃基树脂本文档来自技高网...

【技术保护点】
一种半导体封装件，其特征在于，包括：一基板；一第一信号接点；一半导体芯片，设于该基板上；一封装体，包覆半导体芯片且具有一上表面及一信号凹槽，该信号凹槽从该封装体的该上表面延伸至该第一信号接点；一第一接地层，形成于该信号凹槽的内侧壁上；以及一介电层，形成于该信号凹槽内。

【技术特征摘要】

【专利技术属性】
技术研发人员：颜瀚琦，刘盈男，李维钧，林政男，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：