本发明专利技术提供一种沟槽型绝缘栅双极型晶体管（InsulatedGateBipolarTransistor，IGBT）及其制备方法，属于IGBT技术领域。该制备方法包括步骤：（1）提供半导体衬底；（2）在所述半导体衬底的第一面上外延生长外延层；（3）在所述半导体衬底的第二面上制备形成所述沟槽型IGBT的栅极和发射极；（4）对所述外延层进行减薄以形成集电区；（5）在所述集电区上金属化以形成集电极。该制备方法成本低、制备形成的沟槽型IGBT的器件性能好。
【技术实现步骤摘要】
本专利技术属于绝缘栅双极型晶体管(InsulatedGate Bipolar Transistor, IGBT)
，涉及沟槽型IGBT的制备方法以及采用该制备方法所制备形成的IGBT，尤其涉及正面工艺基本在半导体衬底的正面完成、而背面工艺在半导体衬底背面生长的外延层中完成的沟槽型IGBT制备方法。
技术介绍
IGBT是一种常见的功率型器件，其是大电流开关主流器件之一，广泛应用于高压大电流情况下，例如，应用于工作电压在1200V的情况下。IGBT中，按照栅极的结构类型，IGBT可以分为平面型IGBT和沟槽型IGBT，二者的结构特征及其相应特性为本领域技术人员所知悉。但是，这两种IGBT在制备的过程中，均包括正面工艺和背面工艺，其中，正面工艺主要用来完成IGBT的栅极(Gate，G)和发射极(Emitter, E)的制备，背面工艺主要用来完成IGBT的集电极(Collector，C)的制备。通常地，现有的沟槽型IGBT主要通过以下两种方法制备形成。第一种是，在单晶硅衬底上完成正面工艺，然后对衬底背面减薄、背面多次离子注入以引出形成集电极；这种方法不依赖于外延工艺，但是依赖于高能离子注入以及退火激活工艺过程,高能离子注入的设备成本高、工艺过程实现成本也比较高；并且,离子注入并退火形成的集电极区的掺杂源的激活率不高，进而导致IGBT的饱和特性不佳。第二种是，在单晶硅衬底上反型外延生长较厚的外延层，并在该外延层上完成正面工艺，然后在其背面对硅衬底减薄并形成集电极；这种方法采用外延工艺并且以外延层来主要制备IGBT (缓冲层以上均由外延层来形成)，外延层比较厚并且对外延层的性能要求非常高(例如缺陷数目)，常常因为外延层的质量不够好而导致IGBT性能变差(例如，过压承受能力和过电流承受能力差)或者成品率低。有鉴于此，为提高沟槽型IGBT的性能，有必要针对沟槽型IGBT提出一种新的制备方法。
技术实现思路
本专利技术的目的之一在于，提高沟槽型IGBT的性能。本专利技术的又一目的在于，降低沟槽型IGBT的制备成本。为实现以上目的或者其它目的，本专利技术提供以下技术方案。按照本专利技术的一方面，提供一种沟槽型IGBT的制备方法，其特征在于，包括以下步骤: 提供半导体衬底； 在所述半导体衬底的第一面上外延生长外延层； 在所述半导体衬底的第二面上制备形成所述沟槽型IGBT的栅极和发射极； 对所述外延层进行减薄以形成集电区；以及 在所述集电区上金属化以形成集电极。按照本专利技术一优选实施例的制备方法，其中，所述沟槽型IGBT为沟槽型场截止IGBT ;并且 所述外延生长步骤中，包括: 在所述半导体衬底的第一面上外延生长用于形成缓冲层的第一外延层；以及 在所述第一外延层上外延生长用于形成集电区的第二外延层。在之前所述实施例的制备方法中，优选地，在对所述外延层进行减薄的步骤中，对所述第二外延层进行减薄。在之前所述实施例的制备方法中，优选地，所述半导体衬底为N型掺杂，所述第一外延层为N型掺杂，所述第二外延层为P型掺杂。在之前所述实施例的制备方法中，优选地，所述半导体衬底的掺杂浓度范围为I X IO9 离子 /cm3 至 I X IO15 离子 /cm3。在之前所述实施例的制备方法中，优选地，所述第一外延层的掺杂浓度范围为I X IO14离子/cm3至I X IO22离子/cm3，所述第一外延层的厚度范围为0.0001微米至100微米。在之前所述实施例的制备方法中，优选地，所述第二外延层的掺杂浓度范围为I X IO14离子/cm3至I X IO23离子/cm3，所述第二外延层的厚度范围为I微米至600微米。在之前所述实施例的制备方法中，优选地，所述外延生长的温度范围为1100°C至1240。。。在之前所述实施例的制备方法中，优选地，所述集电极为Al/Ti/Ni/Ag的复合层结构；或者为Ti /Ni/Ag的复合层结构；或者为Al/V/Ni/Ag的复合层结构。在之前所述实施例的制备方法中，优选地，在外延生长外延层步骤之前，对所述半导体衬底的第一面进行抛光。按照本专利技术的又一方面，提供一种沟槽型IGBT，其通过以上所述及的任一种方法制备形成。本专利技术的技术效果是，采用外延生长的办法在半导体衬底的背面形成集电区，避免了传统工艺中多次高能离子注入的过程，相对成本低且不容易受高能离子注入设备的限制；并且，沟槽型IGBT正面工艺是在半导体衬底中完成，半导体衬底的质量优于外延生长的半导体层的质量，因此，能大大提高沟槽型IGBT的器件性能(例如，沟槽型IGBT的饱和特性)；外延的半导体层主要用来形成集电区，其质量要求较低，也降低了外延工艺的要求及成本。因此，使用本专利技术的制备方法成本低、制备形成的沟槽型IGBT的器件性能好。附图说明从结合附图的以下详细说明中，将会使本专利技术的上述和其它目的及优点更加完全清楚，其中，相同或相似的要素采用相同的标号表示。图1是按照本专利技术一实施例的沟槽型IGBT制备方法的流程示意图。图2至图7是按照图1所示方法流程制备沟槽型IGBT时的结构变化示意图。具体实施方式下面介绍的是本专利技术的多个可能实施例中的一些，旨在提供对本专利技术的基本了解，并不旨在确认本专利技术的关键或决定性的要素或限定所要保护的范围。容易理解，根据本专利技术的技术方案，在不变更本专利技术的实质精神下，本领域的一般技术人员可以提出可相互替换的其它实现方式。因此，以下具体实施方式以及附图仅是对本专利技术的技术方案的示例性说明，而不应当视为本专利技术的全部或者视为对本专利技术技术方案的限定或限制。在附图中，为了清楚起见，夸大了层和区域的厚度，并且，由于刻蚀引起的圆润等形状特征未在附图中示意出。本文中，“背面”、“正面”、“上”和“下”等方位术语是相对于附图中的定义的z坐标方向来定义的，相对于IGBT器件单元来说，发射极、栅极相对集电极的方向被定义为z坐标的正方向，z坐标同时垂直于用于制备该IGBT的衬底表面。并且，应当理解到，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据IGBT器件单元所放置的方位的变化而相应地发生变化。另外，IGBT器件单元的截面的沟道上的方向定义为X坐标方向，也即水平方向。图1所示为按照本专利技术一实施例的沟槽型IGBT制备方法的流程示意图；图2至图7所示为按照图1所示方法流程制备沟槽型IGBT时的结构变化示意图。结合图1至图7详细说明该制备方法实施例。首先，步骤110，提供N-单晶硅衬底。如图2所示，N-单晶硅衬底300的晶向优选地为〈100〉，其掺杂浓度在I X IO9离子/cm3至IX IO1范围内设定，例如，其掺杂浓度可以为6X IO14离子/cm3。N-单晶硅衬底300的两面为正面302和背面301，其分别用来完成沟槽型IGBT的正面工艺和背面工艺。进一步，步骤S120，在N-单晶硅衬底的背面外延生长N+外延层。如图3所示，采用外延工艺，在N-单晶硅衬底300的背面301生长一层N+外延层310，N+外延层310与N-单晶硅衬底300之间为同类型掺杂，因此，其为同型(相同导电类型、即相同掺杂类型)的外延生长，相对于反型的外延生长，N+外延层310的掺杂浓度等容易得到控制。较佳地，N+外延层310的掺杂浓度在I X IO14离子/cm3至I X 本文档来自技高网...
【技术保护点】
一种沟槽型绝缘栅双极型晶体管的制备方法，其特征在于，包括以下步骤：提供半导体衬底；在所述半导体衬底的第一面上外延生长外延层；在所述半导体衬底的第二面上制备形成所述沟槽型绝缘栅双极型晶体管的栅极和发射极；对所述外延层进行减薄以形成集电区；以及在所述集电区上金属化以形成集电极。
【技术特征摘要】
【专利技术属性】
技术研发人员：唐红祥，孙永生，计建新，马卫清，
申请(专利权)人：无锡华润华晶微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。