本发明专利技术公开一种限幅电路，该限幅电路包括电压采样单元、放大单元和限幅单元，外接需要限幅的电源电压、偏置电流产生电路，其中，所述电压采样单元通过采样电阻将偏置电流产生电路产生的第一偏置电流转换为采样电压；所述放大单元对电源电压与所述采样电压之间形成的压降进行放大；所述限幅单元对所述放大单元放大后的电压进行限幅。本发明专利技术通过以上技术方案，解决现有技术中的限幅电路输出的电源电压偏差较大、精度较低的技术问题。
【技术实现步骤摘要】
本专利技术涉及电子领域，尤其涉及一种限幅电路。
技术介绍
电子器件，当输入的电压过大或内部负载过小的情况，通常需要限幅电路泄放掉多余能量，对电源电压进行限幅，以UHF RFID标签芯片为例，当标签距离读卡器较近感应到的能量过大或者芯片内部负载过小的情况下，电源电压就会过高，高于器件正常工作电压，影响电路的性能，严重时会导致器件击穿，因此，通常会在芯片中设计一个限幅电路，通过限幅电路泄放掉多余能量。现有技术中的限幅电路一般是通过检测电压，根据电压幅度将一定的阻性负载并入芯片系统来实现，如:电源通过MOS管或者二极管分压后与MOS管阈值电压比较，高于阈值电压时，打开放电管对电源电压进行放电，达到限压目的，当分压后电压低于阈值电压时，放电管关闭，电源电压维持不变，该种方案存在一定缺陷:限幅电压实际上为MOS管阈值电压的倍数，由于工艺和温度的偏差，MOS管阈值电压偏差较大,这样限幅输出的电源电压偏差也较大，精度较低。
技术实现思路
本专利技术提供一种限幅电路，解决现有技术中的限幅电路输出的电源电压偏差较大、精度较低的技术问题。为解决上述技术问题，本专利技术采用以下技术方案:一种限幅电路，包括电压采样单元、放大单元和限幅单元，外接需要限幅的电源电压、偏置电流产生电路，其中，所述电压采样单元通过采样电阻将偏置电流产生电路产生的第一偏置电流转换为米样电压；所述放大单元对电源电压与所述采样电压之间形成的压降进行放大；所述限幅单元对所述放大单元放大后的电压进行限幅。所述放大单元包括放大管和负载电路，所述放大管、负载电路顺次连接于电源电压与地线之间，同时与所述限幅单元相连，所述第一偏置电流流入所述放大管。所述放大管为PMOS管，所述第一偏置电流一端接电源电压，另一端流入所述PMOS管的栅极，所述采样电阻一端接所述PMOS管的栅极，另一端接地线，所述PMOS管的源极接电源电压，漏极同时与所述负载电路、所述限幅单元连接；或者所述放大管为NMOS管，所述第一偏置电流一端接电源电压，另一端流入所述NMOS管的栅极，所述采样电阻一端接所述NMOS管的栅极，另一端接地线，所述NMOS管的漏极接电源电压，源极同时与所述负载电路、所述限幅单元连接。所述负载电路包括第一负载电路和第二负载电路，所述第一负载电路和第二负载电路分别连接于放大管与地线之间；所述第一负载电路包括所述偏置电流产生电路产生的第二偏置电流流经的第一切换控制电路，所述第一切换控制电路连接至上电复位信号，在上电复位信号释放前，控制所述第一负载电路断开，在上电复位信号释放后，控制所述第一负载电路导通；所述第二负载电路包括与所述放大管连接的电阻器，以及与所述电阻器连接的第二切换控制电路，所述第二切换控制电路连接至上电复位信号，在上电复位信号释放前，控制所述第二负载电路导通，在上电复位信号释放后，控制所述第二负载电路断开。所述第一切换控制电路包括第一 NMOS控制管，第一 NMOS控制管的栅极连接上电复位信号，漏极接流入所述偏置电流产生电路产生的第二偏置电流，源极接地线；或者所述第一切换控制电路包括第一 PMOS控制管和第一反相器，第一 PMOS控制管的栅极通过所述第一反相器连接上电复位信号，源极流入所述偏置电流产生电路产生的第二偏置电流，漏极接地线；所述第二偏置电流另一端与所述放大管相连。第二切换控制电路包括第二 NMOS控制管和第二反相器，第二 NMOS控制管的栅极通过第二反相器连接至上电复位信号，漏极接所述电阻器，源极接地线；或者第二切换控制电路包括第二 PMOS控制管，第二 PMOS控制管的栅极连接至上电复位信号，源极接所述第二固定电阻，漏极接地线。所述限幅单元包括NMOS泄放管或PMOS泄放管；如果是NMOS泄放管,所述NMOS泄放管的栅极连接至所述PMOS放大管的漏极，所述NMOS泄放管的源极接地线，漏极接电源；或者所述NMOS泄放管的栅极连接至所述NMOS放大管的源极，所述NMOS泄放管的源极接地线，漏极接电源；如果是PMOS泄放管，所述PMOS泄放管的栅极连接至所述PMOS放大管的漏极，所述PMOS泄放管的漏极接地线，源极接电源；或者所述PMOS泄放管的栅极连接至所述NMOS放大管的源极，所述PMOS泄放管的漏极接地线，源极接电源。所述采样电阻包括η个串联的电阻元件，η彡1，所述电阻元件包括电阻器、NMOS电阻管和/或PMOS电阻管。η > I时，还包括在第m个电阻元件与第m+1个电阻元件之间设置开关电路，所述开关电路根据上电复位信号是否释放，控制串联成所述采样电阻的电阻元件个数，I ^ m ^ η-l。所述开关电路包括PMOS开关管，所述PMOS开关管的栅极接所述上电复位信号，漏极接同时连接所述第m个电阻元件与第m+1个电阻元件之间，源极接流入所述偏置电流产生电路产生的第一偏置电流，所述上电复位信号释放前，所述PMOS开关管控制串联成所述采样电阻的电阻元件为η 个，所述上电复位信号释放后，控制串联成所述采样电阻的电阻元件为n-m个；或者所述开关电路包括NMOS开关管和第三反相器，NMOS开关管的栅极通过第三反相器接所述上电复位信号，源极同时连接接所述第m个电阻元件与第m+1个电阻元件之间，漏极流入接所述偏置电流产生电路产生的第一偏置电流，所述上电复位信号释放前，所述NMOS开关管控制串联成所述采样电阻的电阻元件为η个，所述上电复位信号释放后，控制串联成所述采样电阻的电阻元件为n-m个。本专利技术提供一种限幅电路，在偏置电流建立后，电压采样单元通过偏置电流流经采样电阻的方式形成采样电压，放大单元对电源电压与采样电压之间形成的压降进行放大，再经过限幅单元进行限幅，由于偏置电流的偏差可近似忽略，根据偏置电流流经采样电阻的方式对电源电压进行限幅，可降低限幅电路的偏差，提高限幅精度；同时在电源启动阶段，电源刚刚建立，偏置电流还没有建立时，偏置电流几乎为0，电压采样单元形成的采样电压几乎为O，电源电压与采样电压之间形成的压降几乎等于电源电压本身，电源电压直接经过放大单元进行放大，再经过限幅单元进行限幅，该阶段只要保证限幅单元输出的限幅电压满足电源启动即可，因此，本专利技术提供的技术方案在电源启动阶段偏置电流未建立，即为O时，依然可以实现对电源电压进行限幅。附图说明图1为本专利技术实施例——种限幅电路的示意图2为本专利技术实施例二一种限幅电路示意图3为本专利技术实施例三一种限幅电路示意图4为本专利技术实施例四一种限幅电路示意图5为本专利技术实施例五一种限幅电路示意图6为本专利技术实施例六一种限幅电路示意图。具体实施方式下面通过具体实施方式结合附图对本专利技术作进一步详细说明。实施例一:图1为本专利技术实施例 种限幅电路的不意图，请查考图1:一种限幅电路，包括电压采样单元1、放大单元2和限幅单元3，其中，电压采样单元I通过偏置电流产生电路产生的第一偏置电流I1流经采样电阻的方式形成采样电压；放大单元2对电源电压与采样电压之间形成的压降进行放大；限幅单元3对放大单元2放大后的电压进行限幅。实施例二:图2为本专利技术实施例二一种限幅电路示意图，请查考图2:本实施例中，电压采样单元包括采样电阻11，放大单元包括PMOS放大管Pl和负载电路21，限幅单元包括NMOS泄放管N3，采样电阻11与偏置电流产生电路连接，偏置电流产本文档来自技高网...
【技术保护点】
一种限幅电路，其特征在于，包括电压采样单元、放大单元和限幅单元，外接需要限幅的电源电压、偏置电流产生电路，其中，所述电压采样单元通过采样电阻将偏置电流产生电路产生的第一偏置电流转换为采样电压；所述放大单元对电源电压与所述采样电压之间形成的压降进行放大；所述限幅单元对所述放大单元放大后的电压进行限幅。
【技术特征摘要】
【专利技术属性】
技术研发人员：李玲，李鸿雁，
申请(专利权)人：国民技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。