电连接结构制造技术

一种结构包括形成在接合焊盘下方的顶部金属连接件。接合焊盘被第一钝化层和第二钝化层包围。聚合物层进一步形成在第二钝化层上。第一钝化层中的开口的尺寸小于顶部金属连接件的尺寸。顶部金属连接件的尺寸小于第二钝化层中的开口的尺寸以及聚合物层中的开口的尺寸。本发明专利技术提供一种电连接结构。

【技术实现步骤摘要】

本专利技术涉及半导体领域，具体而言，本专利技术涉及一种电连接结构。
技术介绍
半导体产业由于在各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度方面的持续改进而经历了快速增长。在极大程度上，集成密度的这种改进源自最小部件尺寸的不断减小，这允许将更多的元件集成在给定的面积中。随着近来对甚至更小的电子器件的需求一直在增长，对半导体管芯的更小且更具创造性的封装技术的需要也在增长。随着半导体技术的发展，作为进一步减小半导体芯片的物理尺寸的有效备选方案已出现了基于芯片级或芯片尺寸封装的半导体器件。在基于芯片级封装的半导体器件中，对具有由各种凸块提供的接触件的管芯进行封装。通过应用基于芯片级封装的半导体器件可以实现非常高的密度。而且，基于芯片级封装的半导体器件可以实现更小的封装技术(smaller form factors)、成本效益、增强的性能和更低的功耗。基于芯片级封装的半导体器件可以包括在半导体管芯的多个凸块下金属(UBM)开口上形成的多个焊球。可选地，可以应用铜凸块来电连接半导体器件和外部电路。在邻近半导体器件的连接结构的区域中可能存在应力集中。例如，层间介电层直接位于电连接结构的下方。此外，层间介电层可以由极低k介电(ELK)材料形成。结果，由电连接结构产生的应力可以导致ELK层在应力的作用下破裂或分层。芯片级封装技术具有一些优势。芯片级封装的一个有利的特征是芯片级封装技术可以减少制造成本。基于芯片级封装的多芯片半导体器件的另一个有利特征是通过应用夹在半导体器件和PCB板之间的凸块可以减少寄生损失。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个方面，提供了一种结构，包括:第一开口，具有第一尺寸，所述第一开口形成在第一钝化层中；第二开口，具有第二尺寸，所述第二开口形成在第二钝化层中；接合焊盘，具有第三尺寸，其中，所述接合焊盘嵌入在所述第一钝化层和所述第二钝化层中；保护层，形成在所述第二钝化层上，所述保护层包括具有第四尺寸的第三开口 ；以及顶部金属连接件，具有第五尺寸，所述顶部金属连接件形成在所述接合焊盘的下方，其中:所述第三尺寸大于所述第二尺寸；所述第二尺寸大于所述第四尺寸；所述第四尺寸大于所述第五尺寸；以及所述第五尺寸大于所述第一尺寸。在上述结构中,进一步包括连接件，所述连接件形成在所述接合焊盘上。在上述结构中，进一步包括连接件,所述连接件形成在所述接合焊盘上，并且进一步包括导电沟道，所述导电沟道由所述连接件、所述接合焊盘和所述顶部金属连接件形成。在上述结构中，其中，所述接合焊盘是铝接合焊盘。在上述结构中，其中，所述保护层是聚酰亚胺层。在上述结构中，其中，所述接合焊盘包括:顶部，被所述第二钝化层包围；以及底部，被所述第一钝化层包围。在上述结构中，进一步包括介电层，所述介电层形成在所述第一钝化层的下方，其中，所述顶部金属连接件嵌入在所述介电层中。根据本专利技术的另一方面，还提供了一种器件，包括:衬底，包含硅；第一金属层，形成在所述衬底上方；第一介电层，形成在所述第一金属层上；第二金属层，形成在所述第一介电层上；第一钝化层，形成在所述第二金属层上方，其中，具有第一尺寸的第一开口形成在所述第一钝化层中；第二钝化层，形成在所述第一钝化层上方，其中，具有第二尺寸的第二开口形成在所述第二钝化层中；接合焊盘，具有第三尺寸，其中，所述接合焊盘嵌入在所述第一钝化层和所述第二钝化层中；保护层，形成在所述第二钝化层上，所述保护层包括具有第四尺寸的第三开口 ；以及顶部金属连接件，具有第五尺寸，所述顶部金属连接件形成在所述接合焊盘下面，其中:所述第三尺寸大于所述第二尺寸；所述第二尺寸大于所述第四尺寸；所述第四尺寸大于所述第五尺寸；以及所述第五尺寸大于所述第一尺寸。在上述器件中，进一步包括第一金属线，所述第一金属线形成在所述第一金属层中。在上述器件中，进一步包括第一金属线，所述第一金属线形成在所述第一金属层中，并且进一步包括第二金属线，所述第二金属线形成在所述第二金属层中。在上述器件中，进一步包括第一金属线，所述第一金属线形成在所述第一金属层中，并且进一步包括第二金属线，所述第二金属线形成在所述第二金属层中，并且进一步包括导电沟道，所述导电沟道由所述第一金属线、所述第二金属线、所述顶部金属连接件、所述接合焊盘和连接件形成。在上述器件中，其中，所述保护层包含聚酰亚胺。在上述器件中，其中，所述接合焊盘包含铝。在上述器件中，进一步包括凸块下金属化结构，所述凸块下金属化结构形成在所述接合焊盘上方。根据本专利技术的又一方面，还提供了一种方法，包括:在金属层上方形成第一钝化层；在所述第一钝化层中形成具有第一尺寸的第一开口 ；在所述第一钝化层上方形成第二钝化层；在所述第二钝化层中形成具有第二尺寸的第二开口 ；形成具有第三尺寸的接合焊盘，其中，所述接合焊盘嵌入在所述第一钝化层和所述第二钝化层中；在所述第二钝化层上形成保护层，所述保护层包括具有第四尺寸的第三开口 ；以及在所述接合焊盘的下方形成具有第五尺寸的顶部金属连接件，其中:所述第三尺寸大于所述第二尺寸；所述第二尺寸大于所述第四尺寸；所述第四尺寸大于所述第五尺寸；以及所述第五尺寸大于所述第一尺寸。在上述方法中,进一步包括:在所述接合焊盘上形成连接件。在上述方法中，进一步包括:形成导电沟道，所述导电沟道包括所述连接件、所述接合焊盘和所述顶部金属连接件。在上述方法中，进一步包括:在介电层中形成顶部金属连接件，其中，所述介电层形成在所述金属层上方。在上述方法中，进一步包括:在所述连接件和所述接合焊盘之间形成凸块下金属化结构。在上述方法中，进一步包括:在所述金属层中形成多条金属线。附图说明为了更完全地理解本专利技术及其优点，现在将结合附图所进行的以下描述作为参考，其中:图1A示出了根据实施例的电连接结构的横截面图1B示出了根据另一实施例的电连接结构的横截面图2示出了根据实施例的半导体器件的一部分的横截面图3示出了若干电连接结构的横截面图。除非另有说明，在不同的附图中相应的数字和符号通常是指相应的部件。绘制附图用于明确示出各个实施例的相关方面，并且不必必须按比例绘制。具体实施方式在下面详细讨论本专利技术实施例的制造和使用。然而，应该理解，本专利技术提供了许多可以在各种具体环境中实现的可应用的概念。所论述的具体实施例仅仅是制造和使用本专利技术的示例性具体方式，而不用于限制本专利技术的范围。将参考具体环境下的实施例电连接结构来描述本专利技术。然而，本专利技术还可以适用于各种半导体器件。首先参考图1A，根据实施例示出了电连接结构的横截面图。如图1A中所示，在半导体管芯100上形成电连接结构。半导体管芯100包括衬底102。衬底102可以是硅衬底。可选地，衬底102可以是绝缘体上硅衬底。衬底102可以进一步包括各种电路(未示出)。在衬底102上形成的电路可以是适合于特定用途的任何类型的电路。根据实施例，电路可以包括各种η型金属氧化物半导体(NMOS)和/或ρ型金属氧化物半导体(PMOS)器件，诸如晶体管、电容器、电阻器、二极管、光电二极管、熔丝等。为执行一个或多个功能，可以将电路互连起来。功能可以包括存储器结构、处理结构、传感器、放大器、功率分布、输入/输出电路等。本领域普通技术人员将理解提供上面的实例仅仅是用于进本文档来自技高网...

【技术保护点】
一种结构，包括：第一开口，具有第一尺寸，所述第一开口形成在第一钝化层中；第二开口，具有第二尺寸，所述第二开口形成在第二钝化层中；接合焊盘，具有第三尺寸，其中，所述接合焊盘嵌入在所述第一钝化层和所述第二钝化层中；保护层，形成在所述第二钝化层上，所述保护层包括具有第四尺寸的第三开口；以及顶部金属连接件，具有第五尺寸，所述顶部金属连接件形成在所述接合焊盘的下方，其中：所述第三尺寸大于所述第二尺寸；所述第二尺寸大于所述第四尺寸；所述第四尺寸大于所述第五尺寸；以及所述第五尺寸大于所述第一尺寸。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：庄曜群，黃昶嘉，林宗澍，郭正铮，陈承先，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：