一种图形化绝缘体上Si/CoSi2衬底材料及其制备方法技术

本发明专利技术提供一种图形化绝缘体上Si/CoSi2衬底材料及其制备方法，通过抬离（lift-on）技术制作图形化的金属Co层，然后使Co层与Si衬底两次反应生成CoSi2，并通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物CoSi2，以代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入CoSi2的区域用以制造MOS器件，从而达到减小顶层硅厚度、简化工艺等目的。本发明专利技术的工艺简单，适用于大规模的工业生产。

【技术实现步骤摘要】
—种图形化绝缘体上Si/CoSi2衬底材料及其制备方法
本专利技术属于半导体领域，特别是涉及一种图形化绝缘体上Si/CoSi2衬底材料及其制备方法。
技术介绍
BiCMOS是继CMOS后的新一代高性能VLSI工艺。CMOS以低功耗、高密度成为80年VLSI的主流工艺。随着尺寸的逐步缩小，电路性能不断得到提高，但是当尺寸降到Ium以下时，由于载流子速度饱和等原因，它的潜力受到很大的限制。把CMOS和Bipolar集成在同一芯片上，其基本思想是以CMOS器件为主要单元电路，而在要求驱动大电容负载之处加入双极器件或电路，发挥各自的优势，克服缺点，可以使电路达到高速度、低功耗。因此BiCMOS电路既具有CMOS电路高集成度、低功耗的优点，又获得了双极电路高速、强电流驱动能力的优势。SOI (Silicon-On-1nsu lator,绝缘衬底上的娃)技术是在顶层娃和背衬底之间引入了一层埋氧化层。SOI结构可以实现MOS数字电路芯片上电路元件之间的全介质隔离；SOI加上深槽隔离，也可使双极或BiCMOS模拟和混合信号电路芯片上的元件实现全介质隔离。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点:可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。传统的SOI衬底包括背衬底，绝缘层以及绝缘层上的顶层硅，一般的SOI双极电路、BiCMOS电路的制造需要在传统SOI顶层硅中制作集电区重掺杂埋层，以降低集电极电阻与增加衬底的击穿电压，但是，这样的制作工艺步骤复杂，且占用了部分顶层硅的空间，增加了顶层硅的厚度。而且，传统的SOI BICMOS工艺一般是在传统SOI厚度相同的顶层硅上制作双极电路与CMOS电路，然而，制作双极电路特别是垂直型双极电路需要的SOI顶层硅厚度较大，这会导致SOI CMOS电路在运行过程中难以达到全耗尽，从而大大的降低了 SOICMOS电路的运行速度而影响BICMOS电路运行速度的提高。一般来说，SOI CMOS电路需要SOI顶层硅的厚度小于200nm，而由于需要同时集成双极电路的需要，其厚度需要远远的超过此厚度。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种图形化绝缘体上Si/CoSiJ^底材料及其制备方法,在传统SOI衬底的绝缘层和顶层娃之间插入一层金属娃化物CoSi2,以代替常规SOI双极晶体管中的集电区重掺杂埋层，从而达到减小双极电路所需顶层硅厚度、简化工艺等目的。为实现上述目的及其他相关目的，本专利技术提供一种图形化绝缘体上Si/CoSi2衬底材料的制备方法，所述制备方法至少包括以下步骤:1)提供第一 Si衬底，在所述第一 Si衬底待制备MOS器件的区域的表面形成光刻胶，然后在所述第一 Si衬底及光刻胶的表面依次形成Co层与Ti层，接着采用抬离工艺去除所述光刻胶及结合于所述光刻胶上的Co层及Ti层；2)进行第一次退火以使所述第一 Si衬底与所述Co层反应生成CoSi层，然后去除所述Ti层及未反应的Co层，接着进行第二次退火以使所述CoSi层转变成CoSi2层；3)在所述CoSi2层及第一 Si衬底表面形成第一 SiO2层，然后进行H离子注入以在所述第一 Si衬底形成剥离界面；4)提供具有第二 SiO2层的第二 Si衬底，键合所述第二 SiO2层与所述第一SiO2层，然后进行第三次退火以使所述第一 Si衬底从所述剥离界面剥离，最后对剥离表面抛光以完成制备。在本专利技术的制备方法中，所述步骤I)还包括对所述第一 Si衬底进行标准的湿式化学清洗法清洗的步骤。优选地，所述步骤I)中，在真空环境中淀积所述Co层与Ti层，其中，淀积的Co层厚度为15 30nm,淀积的Ti层厚度为5 10nm。在本专利技术的制备方法中，所述第一次退火气氛为N2气氛，退火温度为500 600 °C，退火时间为60秒。在本专利技术的制备方法中，在60°C下选用摩尔比为1:1: 5的NH3、H2O2、H2O溶液采用湿法刻蚀去除所述Ti层，选用摩尔比为1:1: 5的HC1、H202、H2O溶液采用湿法刻蚀去除所述未反应的Co层。在本专利技术的制备方法中，所述第二次退火气氛为N2气氛，退火温度为800 900 °C，退火时间为60秒。在本专利技术的制备方法中，所述步骤3)中形成所述第一 SiO2层后还包括对其在900°C下退火I小时的步骤。在本专利技术的制备方法中，所述步骤3)中H离子注入后还包括对所述第一 SiO2层进行抛光的步骤。在本专利技术的制备方法中，所述第三次退火气氛为N2气氛，退火温度为400 600°C，退火时间为30分钟。在本专利技术的制备方法中，所述步骤4)还包括第四次退火以加强所述第二 SiO2层与所述第一 SiO2层键合的步骤。所述第四次退火气氛为N2气氛，退火温度为800°C，退火时间为4小时。本专利技术还提供一种图形化绝缘体上Si/CoSi2衬底材料，至少包括:Si衬底；结合于所述Si衬底表面的绝缘层；结合于所述绝缘层部分表面的CoSi2层；以及结合于所述CoSi2层与所述绝缘层表面的Si顶层；在本专利技术的图形化绝缘体上Si/CoSi2衬底材料中，所述CoSi2层垂向对应的Si顶层区域为用于制备双极器件的区域。在本专利技术的图形化绝缘体上Si/CoSi2衬底材料中，所述CoSi2层的厚度为30 150nm。所述Si顶层的厚度为5 200nm。如上所述，本专利技术的图形化绝缘体上底材料及其制备方法，具有以下有益效果:通过抬离(lift-on)技术制作图形化的金属Co层，然后使Co层与Si衬底两次反应生成CoSi2,并通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物CoSi2，以代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入CoSi2的区域用以制造MOS器件，从而达到减小顶层硅厚度、简化工艺等目的。本专利技术的工艺简单，适用于大规模的工业生产。附图说明图1 图4显示为本专利技术的图形化绝缘体上Si/CoSi2衬底材料的制备方法步骤I)所呈现的结构示意图。图5显示为本专利技术的图形化绝缘体上Si/CoSi2衬底材料的制备方法步骤2)所呈现的结构示意图。图6 图7显示为本专利技术的图形化绝缘体上Si/CoSi2衬底材料的制备方法步骤3)所呈现的结构示意图。图8 图11显示为本专利技术的图形化绝缘体上Si/CoSi2衬底材料的制备方法步骤4)所呈现的结构示意图。元件标号说明权利要求1.一种图形化绝缘体上Si/CoSi2衬底材料的制备方法，其特征在于，所述制备方法至少包括以下步骤: 1)提供第一Si衬底，在所述第一 Si衬底上待制备MOS器件的区域形成光刻胶，然后在所述第一 Si衬底及光刻胶的表面依次形成Co层与Ti层，接着采用抬离工艺去除所述光刻胶及结合于所述光刻胶上的Co层及Ti层； 2)进行第一次退火以使所述第一Si衬底与所述Co层反应生成CoSi层，然后去除所述Ti层及未反应的Co层，接着进行第二次退火以使所述CoSi层转变成CoSi2层； 3)在所述本文档来自技高网...

【技术保护点】
一种图形化绝缘体上Si/CoSi2衬底材料的制备方法，其特征在于，所述制备方法至少包括以下步骤：1)提供第一Si衬底，在所述第一Si衬底上待制备MOS器件的区域形成光刻胶，然后在所述第一Si衬底及光刻胶的表面依次形成Co层与Ti层，接着采用抬离工艺去除所述光刻胶及结合于所述光刻胶上的Co层及Ti层；2)进行第一次退火以使所述第一Si衬底与所述Co层反应生成CoSi层，然后去除所述Ti层及未反应的Co层，接着进行第二次退火以使所述CoSi层转变成CoSi2层；3)在所述CoSi2层及第一Si衬底表面形成第一SiO2层，然后进行H离子注入以在所述第一Si衬底中形成剥离界面；4)提供具有第二SiO2层的第二Si衬底，键合所述第二SiO2层与所述第一SiO2层，然后进行第三次退火以使所述第一Si衬底从所述剥离界面剥离，最后对剥离表面抛光以完成制备。

【技术特征摘要】

【专利技术属性】
技术研发人员：俞文杰，张波，赵清太，狄增峰，张苗，王曦，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：