半导体器件的制作方法技术

本发明专利技术揭示了一种半导体器件的制造方法，通过将虚设栅极上用于保护虚设栅极叠层的第一阻挡层的材料由现有技术的氮化硅材质替换为氮化钛、氮化钽、钛、钽中的一种或其组合，从而能够在满足同等工艺要求下，降低虚设栅极叠层的厚度，避免源/漏注入的离子束被虚设栅极叠层遮挡，提高源/漏注入的效率；并且，在化学机械研磨形成层间介质层过程中，能够及时停止于第一阻挡层上，维持了层间介质层的厚度和虚设栅极叠层的厚度，提高了层间介质层的介电性能以及其后形成的金属栅极的功函数，进而提高了半导体器件的性能。

【技术实现步骤摘要】

本专利技术涉及集成电路制造领域，尤其涉及一种。
技术介绍
随着半导体器件的集成度越来越高，半导体器件工作需要的电压和电流不断降低，晶体管开关的速度也随之加快，随之对半导体工艺各方面要求大幅提高。现有技术工艺已经将晶体管以及其他种类的半导体器件组成部分做到了几个分子和原子的厚度，组成半导体的材料已经达到了物理电气特性的极限。业界提出了比二氧化硅具有更高的介电常数和更好的场效应特性的材料-高介电常数材料(High-K Material)，用以更好的分隔栅极和晶体管其他部分，大幅减少漏电量。同时，为了与高介电常数材料兼容，采用金属材料代替原有多晶硅作为栅导电层材料，从而形成了新的栅极结构。金属材料的栅极结构在高温退火工艺过程中，其功函数(WorkFunction)会发生大幅变化、导致栅极耗尽和RC延迟等问题影响半导体器件性能。为解决上述金属材料的栅极结构的问题，形成了栅极最后工艺(Gate-Last Process),即先形成多晶硅材料的虚设栅极，进行源/漏注入及高温退火工艺后，再去除虚设栅极的多晶硅层，并沉积金属材料，最终形成金属栅极。在现有技术中单独NMOS晶体管或单独PMOS晶体管或者CMOS晶体管的制作方法中，先形成的虚设栅极叠层由下向上依次包括栅极介质层、多晶硅层、阻挡层，该阻挡层的材料采用氮化硅，则会产生如下问题:1、形成虚设栅极叠层后，进行源/漏注入，现有技术中源/漏注入的掺杂离子束都采用倾斜于半导体衬底的角度打入，随着器件尺寸的降低，虚设栅极叠层之间的间距不断减小，导致虚设栅极叠层遮挡使掺杂离子束无法打入半导体衬底，降低了源/漏注入的效率；2、对于具有PMOS晶体管的半导体器件，现有技术在虚设栅极叠层两侧的半导体衬底中形成锗硅化合物区，所述锗硅化合物区能够对PMOS晶体管的半导体衬底产生应力作用，提高PMOS晶体管的电迁移效率，从而提高PMOS晶体管的性能，然而在刻蚀半导体衬底形成凹槽的过程中，由于材质相近，会同时刻蚀损伤氮化硅材质的阻挡层，甚至损伤其下方的多晶硅层，降低PMOS晶体管的性能；3、为了解决第二点中所述的问题，保护氮化硅材质的阻挡层，增加一步光刻工艺，遮挡所述阻挡层，却增加了制备工艺的时间和成本，同样对半导体器件的性能有不利影响；4、此外，在形成层间介质层的过程中，层间介质层与氮化硅的阻挡层研磨速率差别很小，难以确定研磨停止时间，导致增加层间介质层的损失。
技术实现思路
针对上述技术问题，本专利技术提供一种通过改变阻挡层材质，以提高半导体器件性能的制作方法。本专利技术提供一种，包括以下步骤:提供半导体衬底，其上依次形成有栅极介质层、多晶硅层和第一阻挡层，所述第一阻挡层的材质为氮化钛、氮化钽、钛、钽中的一种或其组合；利用光刻和刻蚀工艺，图案化所述第一阻挡层、多晶硅层和栅极介质层，形成虚设栅极叠层；进行源/漏注入，在所述虚设栅极叠层两侧的半导体衬底中形成源/漏区；在所述半导体衬底上沉积层间介质层；进行化学机械研磨，停止于所述第一阻挡层上；去除所述虚设栅极叠层的第一阻挡层和多晶硅层，并形成金属栅极。可选的，所述半导体器件为PMOS晶体管或NMOS晶体管。进一步的，针对所述半导体器件为PMOS晶体管，在进行源/漏注入和沉积层间介质层的步骤之间，还包括在所述虚设栅极叠层两侧的半导体衬底中形成锗硅化合物区。可选的，所述半导体器件为CMOS晶体管，所述半导体衬底分为NMOS区域和PMOS区域，所述虚设栅极叠层包括PMOS虚设栅极叠层和NMOS虚设栅极叠层；其中在进行化学机械研磨的步骤和形成金属栅极的步骤之间，还包括:在所述NMOS区域上形成第二阻挡层，所述第二阻挡层的材质为氮化钛、氮化钽、钛、钽中的一种或其组合；在形成金属栅极的步骤之中，包括:以所述第二阻挡层为掩膜，去除PMOS虚设栅极叠层的第一阻挡层和多晶硅层，并形成金属栅极，形成PMOS金属栅极；去除所述第二阻挡层和NMOS虚设栅极叠层的第一阻挡层和多晶硅层，并形成NMOS金属栅极。进一步的，所述第二阻挡层采用化学气相沉积或物理气相沉积法形成。进一步的，所述第二阻挡层的厚度小于等于100埃。进一步的，所述第一阻挡层采用化学气相沉积或物理气相沉积法形成。进一步的，所述第一阻挡层的材质为氮化钛，利用化学气相沉积法形成，反应物包括四氯化钛、氮气、氢气。进一步的，所述第一阻挡层的厚度小于等于100埃。进一步的，所述虚设栅极叠层的厚度为500 700埃。进一步的，在形成虚设栅极叠层的步骤和进行源/漏注入的步骤之间，还包括，在所述虚设栅极叠层侧壁上形成氧化物侧墙。综上所述，本专利技术将虚设栅极叠层最顶层的第一阻挡层的材料由现有技术的氮化硅材质替换为氮化钛、氮化钽、钛、钽中的一种或其组合，能够在满足同等工艺要求下，降低虚设栅极叠层的厚度，避免源/漏注入的离子束被虚设栅极叠层遮挡，从而提高源/漏注入的效率；并且，在化学机械研磨形成层间介质层过程中，能够及时停止于第一阻挡层上，维持了层间介质层的厚度和虚设栅极叠层的厚度，提高了层间介质层的介电性能以及其后形成的金属栅极的功函数，进而提高了半导体器件的性能。其次，对于具有PMOS晶体管的半导体器件，在PMOS晶体管的半导体衬底中刻蚀形成锗硅化合物区的凹槽时中，采用氮化钛等材料的第一阻挡层的刻蚀速率远小于半导体衬底的刻蚀速率，从而保护了虚设栅极叠层不受刻蚀损伤，进一步提高了半导体器件的性能。另外，对于具有CMOS晶体管的半导体器件，在形成PMOS金属栅极的过程中，在所述NMOS区域上形成第二阻挡层，以所述第二阻挡层为研磨刻蚀去除PMOS虚设栅极后，在沉积金属材料并对其进行化学机械研磨的过程中第二阻挡层能够同时被去除，减少了一次利用光刻和刻蚀工艺去除第二阻挡层的工艺步骤，提高了半导体器件的制造效率。附图说明图1为本专利技术一实施例中的流程示意图。图2 图10为本专利技术实施例一中半导体器件的制作过程中的结构示意图。图11 图22为本专利技术实施例二中半导体器件的制作过程中的结构示意图。具体实施例方式为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容作进一步说明。当然本专利技术并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。其次，本专利技术利用示意图进行了详细的表述，在详述本专利技术实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本专利技术的限定。本专利技术的核心思想是:对于仅具有NMOS晶体管或PMOS晶体管、或者具有NMOS晶体管与PMOS晶体管共同形成CMOS晶体管的半导体器件中，通过将虚设栅极叠层最顶层的第一阻挡层的材料由现有技术的氮化硅材质替换为氮化钛等材质，从而减小虚设栅极叠层的厚度，提高源/漏注入的质量，并更好地保护虚设栅极叠层不受刻蚀损伤，同时，在化学机械研磨形成层间介 质层过程中，能够及时停止于第一阻挡层上，维持层间介质层的厚度和虚设栅极叠层的厚度，从而保证层间介质层的介电性能以及其后形成的金属栅极的功函数。图1为，如图1所示，本专利技术提供一种，包括以下步骤:步骤SOl:提供半导体衬底，其上依次形成有栅极介质层、多晶硅层和第一阻挡层，所述第一阻挡层的材质为氮化钛、氮化钽、钛、钽中的一种或其组合；步骤S02:图案化所述第一阻挡层、多晶硅层和栅极介质层，以形成虚设栅极本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法，包括：提供半导体衬底，其上依次形成有栅极介质层、多晶硅层和第一阻挡层，所述第一阻挡层的材质为氮化钛、氮化钽、钛、钽中的一种或其组合；利用光刻和刻蚀工艺，图案化所述第一阻挡层、多晶硅层和栅极介质层，以形成虚设栅极叠层；进行源/漏注入，在所述虚设栅极叠层两侧的半导体衬底中形成源/漏区；在所述半导体衬底上沉积层间介质层；进行化学机械研磨，停止于所述第一阻挡层上；去除所述虚设栅极叠层的第一阻挡层和多晶硅层，并形成金属栅极。

【技术特征摘要】
1.一种半导体器件的制作方法，包括: 提供半导体衬底，其上依次形成有栅极介质层、多晶硅层和第一阻挡层，所述第一阻挡层的材质为氮化钛、氮化钽、钛、钽中的一种或其组合； 利用光刻和刻蚀工艺，图案化所述第一阻挡层、多晶硅层和栅极介质层，以形成虚设栅极置层； 进行源/漏注入，在所述虚设栅极叠层两侧的半导体衬底中形成源/漏区； 在所述半导体衬底上沉积层间介质层； 进行化学机械研磨，停止于所述第一阻挡层上； 去除所述虚设栅极叠层的第一阻挡层和多晶硅层，并形成金属栅极。2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述半导体器件为PMOS晶体管或NMOS晶体管。3.如权利要求2所述的半导体器件的制作方法，其特征在于，所述半导体器件为PMOS晶体管，在进行源/漏注入和沉积层间介质层的步骤之间，还包括在所述虚设栅极叠层两侧的半导体衬底中形成锗硅化合物区。4.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第一阻挡层采用化学气相沉积或物理气相沉积法形成。5.如权利要求1所述的半导体器件的制作方法，其特征在于，所述半导体器件为CMOS晶体管，所述半导体衬底分为NMOS区域和PMOS区域，所述虚设栅极叠层包括PMOS虚设栅极叠层和NMOS虚设栅极叠层；在进行化学机械研磨的步骤和形成金属栅极的步骤之间，还包括:在所述NMOS区域上形成第二阻挡层，所述第二阻...

【专利技术属性】
技术研发人员：王新鹏，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：