计时装置及电子设备制造方法及图纸

本发明专利技术涉及一种计时装置及电子设备，其课题在于，提供一种能够在不设置专用的外部端子的条件下，对计测处理进行变更的计时装置及电子设备。计时装置（1）包括：RES输入端子（第一外部端子）；输入时间判断电路（60），其对被输入至RES输入端子中的预定的信号的输入时间与给予的判断时间之间的大小关系进行判断；预置递减计数器（40）（计数电路），其对给予的设定值进行计数。预置递减计数器（40）根据输入时间判断电路（60）的判断结果来对处理进行变更。

【技术实现步骤摘要】
计时装置及电子设备
本专利技术涉及一种计时装置及电子设备。
技术介绍
计时IC（IntegratedCircuit：集成电路）为，对预先设定的时间进行计测，并在结束计测时输出计测结束信号的IC，其被应用于各种用途。例如，可以构成如下的系统，即，在为了削减消耗电力而将CPU（CentralProcessingUnit：中央处理器）设定为休眠模式之后，当欲经过预定时间之后唤醒该CPU并实施预定的计算处理时，计时器IC对该预定时间进行计测并将所输出的计测结束信号作为中断信号而向CPU输入，CPU接收中断信号并实施预定的计算处理。作为计时器IC的计测时间的设定方法，可以考虑两种方法。一种设定方法为，经由计时器IC的串行接口用的外部端子（串行时钟端子以及串行数据端子等）而将计测时间的设定值写入内部寄存器中的方法，另一种设定方法为，通过计时器IC的多个外部端子直接设定计测时间的方法。前者的设定方法由于计时器IC的设定用的端子数较少即可，从而能够选择便宜的封装件，因此有利于低成本化。但是，在例如被搭载于车辆上的情况下，虽然要求高可靠性，但是由于由发动机等所产生的噪声的影响、或者由于设定值的写入用的程序的缺陷，因此有可能写入错误的设定值，从而有时会缺乏可靠性。因此，在要求较高的可靠性时，虽然后者的设定方法有效，但是必须确保较多的端子以用于计时器IC的设定。因此，在要求低成本化的情况下，需要尽可能地削减设定用的端子以外的端子，以便能够使用廉价的封装件。另外，为了降低由于噪声的影响等而导致实施错误的设定的可能性，优选为，计时器IC仅在欲对设定值进行变更时，使用外部端子的设定值来实施计测，而在不需要对设定值进行变更时，不使用外部端子的设定值（不覆盖相同的设定值）来实施计测。对此，虽然只需在计时器IC上，设置用于选择是否使用外部端子的设定值的专用的外部端子即可，但是如上所述，在端子数量上有时会没有余量，从而有时会无法分配专用的外部端子。专利文献1：日本特开平3-250226号公报
技术实现思路
本专利技术是鉴于上述的问题点而完成的，根据本专利技术的几个方式，能够提供一种如下的计时装置及电子设备，其能够在不设置专用的外部端子的条件下，对计测处理进行变更。本专利技术是为了解决上述的课题中的至少一部分而完成的，并且能够作为以下的方式或者应用例来实现。应用例1本应用例所涉及的计时装置包括：第一外部端子；输入时间判断电路，其对被输入至所述第一外部端子中的预定的信号的输入时间与给予的判断时间之间的大小关系进行判断；计数电路，其对给予的设定值进行计数，所述计数电路根据所述输入时间判断电路的判断结果来对处理进行变更。设定值既可以为预先决定的固定值，也可以为可变。预定的信号既可以为例如持续低电平的信号，也可以为持续高电平的信号。该计时装置对被输入至第一外部端子中的预定的信号的输入时间进行判断，并根据判断结果来对计数电路的处理进行变更。因此，根据该计时装置，通过对被输入至第一外部端子中的预定的信号的输入时间进行变更，从而即使不设置专用的外部端子也能够对计测处理进行变更。应用例2在上述应用例所涉及的计时装置中，可以采用如下方式，即，所述计数电路根据所述输入时间判断电路的判断结果，来选择是否对计数值进行初始化。如果采用这种方式，则通过对被输入至第一外部端子中的预定的信号的输入时间进行变更，从而能够在不设置专用的外部端子的条件下，选择是否对计数电路的计数值进行初始化。应用例3自在上述应用例所涉及的计时装置中，可以采用如下方式，即，还包括第二外部端子，所述计数电路在结束所述设定值的计数时，经由所述第二外部端子而输出计测结束信号，且接下来在所述预定的信号被输入至所述第一外部端子中时，不依据所述输入时间判断电路的判断结果，而结束所述计测结束信号的输出。如果采用这种方式，则能够通过向第一外部端子输入预定的信号，从而结束计测结束信号的输出，并且根据预定的输入时间来对计测处理进行变更。应用例4在上述应用例所涉及的计时装置中，可以采用如下方式，即，所述计数电路在每次结束所述设定值的计数时，重新对所述设定值进行计数。如果采用这种方式，则通过以与从第二外部端子中输出的计测结束信号同步的方式，向第一外部端子输入预定的信号，从而能够以固定周期向计时装置反复地输出计测结束信号。应用例5在上述应用例所涉及的计时装置中，可以采用如下方式，即，还包括第三～第n（n≥3）外部端子，所述计数电路包含对所述设定值进行存储的缓冲器，并根据所述输入时间判断电路的判断结果，来选择是否将被存储于所述缓冲器中的所述设定值更新为，与被输入至第三～第n外部端子的信号相对应的设定值。如果采用这种方式，则通过对被输入至第一外部端子中的预定的信号的输入时间进行变更，从而能够选择是否将计数电路的设定值更新为，与被输入至第三～第n外部端子的信号相对应的设定值。应用例6在上述应用例所涉及的计时装置中，可以采用如下方式，即，所述输入时间判断电路将第一时钟信号的预定周期的时间作为所述判断时间，而对所述预定的信号的输入时间与该判断时间之间的大小关系进行判断。如果采用这种方式，则通过对预定的信号的输入时间中的第一时钟信号的数量进行计数，从而能够容易地对预定的信号的输入时间与判断时间之间的大小关系进行判断。应用例7在上述应用例所涉及的计时装置中，可以采用如下方式，即，还包括第n＋1～第m（m≥n＋1）外部端子，所述计数电路根据与被输入至所述第n＋1～第m外部端子中的信号相对应的频率的第二时钟信号，来对所述设定值进行计数。如果采用这种方式，则由于计时装置的计测时间是根据第二时钟信号的周期与设定值的乘积而决定的，因此能够通过将第二时钟信号的频率设定为可变从而扩大计测时间的选择范围。应用例8本应用例所涉及的电子设备包括上述的任意一个计时装置。附图说明图1为表示本实施方式的计时装置的结构例的图。图2为表示时钟生成电路的结构例的图。图3为表示预置递减计数器的结构例的图。图4为表示输入时间判断电路的结构例的图。图5为表示本实施方式的计时装置的外部连接例的图。图6为表示本实施方式的计时装置的外部连接例的图。图7（A）为表示假设没有延迟电路的情况下的、重复模式时的计测结束信号的生成正时的图，图7（B）为表示本实施方式的计时装置中的、重复模式时的计测结束信号的生成正时的图。图8（A）为表示在输入有长于判断时间的输入时间的信号时的、输入时间判断电路的处理的正时的图，图8（B）为表示在输入有短于判断时间的输入时间的信号时的、输入时间判断电路的处理的正时的图。图9为表示本实施方式的计时装置的单一模式时的动作正时的图。图10为表示本实施方式的计时装置的重复模式时的动作正时的图。图11为本实施方式的电子设备的功能框图。具体实施方式以下，使用附图来对本专利技术的优选实施方式详细进行说明。另外，在下文中所说明的实施方式并不是对权利要求所记载的本专利技术的内容不适当地进行限定的方式。此外，在下文中所说明的全部结构并不一定都是本专利技术的必要构成要件。1．计时装置1-1．计时装置的结构以及功能图1为，表示本实施方式的计时装置的结构例的图。本实施方式的计时装置1以包括如下部件的方式而构成，即包括：电源电路10、晶体振荡电路20、时钟生成电路30、预置递减计数器40、延迟电路5本文档来自技高网...

【技术保护点】
一种计时装置，包括：第一外部端子；输入时间判断电路，其对被输入至所述第一外部端子中的预定的信号的输入时间与给予的判断时间之间的大小关系进行判断；计数电路，其对给予的设定值进行计数，所述计数电路根据所述输入时间判断电路的判断结果来对处理进行变更。

【技术特征摘要】
2011.12.05 JP 2011-2661231.一种计时装置，包括：第一外部端子；输入时间判断电路，其对被输入至所述第一外部端子中的预定的信号的输入时间与给予的判断时间之间的大小关系进行判断；计数电路，其对给予的设定值进行计数，所述计数电路根据所述输入时间判断电路的判断结果来对处理进行变更。2.如权利要求1所述的计时装置，其中，所述计数电路根据所述输入时间判断电路的判断结果，来选择是否对计数值进行初始化。3.如权利要求2所述的计时装置，其中，还包括第二外部端子，所述计数电路在结束所述设定值的计数时，经由所述第二外部端子而输出计测结束信号，且接下来在所述预定的信号被输入至所述第一外部端子中时，不依据所述输入时间判断电路的判断结果，而结束所述计测结束信号的输出。4.如权利要求3所述的计时装置，其中，所述计数电路在每次结束所述设定值...

【专利技术属性】
技术研发人员：竹村诚，白鸟透，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：