本发明专利技术公开了改善厚膜混合集成电路同质键合系统质量一致性的方法，该方法在原有工艺的基础上，增加厚膜键合区表面整平工艺，具体是：选择贵金属抛光液，通过局部抛光机对每个键合区进行抛光，使其表面平整度≤0.1μm；然后用机械掩模方法，在高真空溅射台或蒸发台中，在键合区表面形成一层铝薄膜、或镍-铬-铝或铬-铜-铝复合薄膜；最后，按常规混合集成电路集成工艺，将半导体芯片和片式元器件集成在厚膜基片上，半导体芯片的键合采用硅-铝丝键合，管脚与基片之间采用金丝键合，实现质量一致性好、可靠性高的金-金、铝-铝同质键合。此类器件应用领域广泛，特别适用于大功率、高可靠、宇航级等领域，具有广阔的市场前景和应用空间。
【技术实现步骤摘要】
本专利技术涉及集成电路，进一步来说，涉及混合集成电路，尤其涉及同质键合系统的厚膜混合集成电路。
技术介绍
在陶瓷衬底基片上，采用丝网印刷的方式，将金浆、银浆或钯-银浆料等导体浆料、钌系电阻浆料，按产品版图设计的要求，在基片上形成导带、阻带图形，经高温烧结后成型。在导带的端头、或指定的地方，形成键合区域、半导体芯片组装区域、或其它片式元器件组装区域，其余区域(包括厚膜阻带)用玻璃铀绝缘层进行表面保护。在基片上进行半导体芯片、其他片式元器件的组装，芯片(通常为铝键合区)、导带(通常为金或银键合区)、管脚(通常为金或镍键合区)之间采用金丝或硅-铝丝进行键合联接，形成完整的电路连接。由此形成的键合系统为金-铝(Au-Al )、银-铝(Ag-Al)或镍-铝(N1-Al)异质键合系统，其中，银导带、钯银导带中，银容易氧化，且在长期通电情况下，容易产生电迁移现象，严重影响器件的可靠性，通常表现为键合强度的衰退；金导带在大电流情况下，在Au-Al键合系统中，键合接触区域金层电迁移现象明显，在Au-Al间容易形成“紫斑”，其产物成份为AuAl2,造成Au-Al键合时形成的合金点疏松和空洞化，最终键合力大幅下降；金-铝键合系统在高温下，由于金向铝中扩散，Au-Al间形成“白斑”，其产物为Au2A1、Au5Al2, Au5Al,形成一层脆而绝缘的金属间化合物(即金铝化合物)，这种产物可以使合金点电导率大幅降低，严重时可以形成开路。因此，采用金-铝(Au-Al)、银-铝(Ag-Al)异质键合系统生产的混合集成电路不能应用在高可靠的场合，镍-铝(N1-Al)异质键合系统的键合质量相对比较可靠，但与同质键合系统相比，还存在一定的差异，采用镍-铝(N1-Al)异质键合系统生产的混合集成电路不能应用在宇航级高可靠领域。为此，在现有技术中，常采用如下方法来解决:(1)利用机械掩模，直接在厚膜基片金键合区上选择性溅射或蒸发铝薄膜，或镍-铬-铝、铬-铜-铝复合薄膜，以实现金-金(Au-Au)、铝-铝(Al-Al)同质键合。存在的问题是，由于厚膜金导带表面比较粗糙，表面平整度较差，因此，在其表面直接形成的薄膜厚度均匀性、薄膜质量均匀性比较差，导致铝-铝(Al-Al)键合质量的一致性较差，不能保证所有键合点的质量满足要求，采用此工艺生产的产品成品率较低，可靠性难以提高。(2)采用在铜片上电镀镍或铝作过渡片，将其贴装在键合区上，再进行键合。这种方法明显不适用于多键合点、高密度、细间距的场合，同样，严重制约产品质量的一致性、批量生产性。经检索，目前涉及混合集成电路键合系统的中国专利申请件仅有I件，即ZL200910102792.2号“高可靠厚膜混合集成电路键合系统及其制造方法”，但该专利与本专利技术并无关系，目前尚无改善厚膜混合集成电路键合系统质量一致性的申请件。
技术实现思路
本专利技术的目的是提供一种，以克服原有技术的缺陷，解决同质键合系统的质量一致性问题，提高混合集成电路的可靠性，使其能够广泛应用于高端产品。专利技术人经过研究，发现由于厚膜材料及丝网印刷工艺的固有特性，厚膜导带/键合区表面比较粗糙，表面平整度较差，其粗糙度通常在2 5 μ m，而薄膜厚度通常控制在I 5 μ m，因此，在其表面直接形成的薄膜厚度均匀性、薄膜质量均匀性比较差，导致铝-铝(Al-Al)键合质量的一致性较差，从而造成每个同质键合系统键合拉力、可靠性的一致性比较差，为了实现上述目标，必须解决键合区域表面的平整度问题。为达到上述专利技术目的，专利技术人 是从逐个提高每个同质键合系统质量一致性的角度出发，采用局部化学机械抛光(CMP)方法来实现的，S卩:在原有工艺的厚膜电阻修调、测试完毕后、掩膜淀积薄膜之前，增加厚膜键合区表面整平工艺，具体方法是:选择合适的贵金属抛光液，通过局部抛光机对每个键合区进行抛光，使其表面平整度在0.1ym以内；然后，采用机械掩模的方法，在高真空溅射台或蒸发台中，在已抛光的键合区表面形成一层铝薄膜、或镍-铬-铝复合薄膜或铬-铜-铝复合薄膜；最后，按常规混合集成电路集成工艺，将半导体芯片和片式元器件集成在处理后的厚膜基片上，半导体芯片的键合采用硅-铝丝键合，管脚与基片之间采用金丝键合，即可实现质量一致性好、可靠性高的金-金(Au-Au)、铝-铝(Al-Al)同质键合，从而改善厚膜混合集成电路同质键合系统质量一致性。上述贵金属抛光液的磨粒硬度在5GPa 50GPa范围内，粒子直径彡lOOnm。上述铝薄膜、或镍-铬-铝复合薄膜或铬-铜-铝复合薄膜的厚度通常控制在I 5 μ m0上述机械掩模是采用光刻、选择性腐蚀或激光刻蚀的方法，将键合区图形转移到不锈钢金属片或坡镆合金金属片上而制成的。 上述片式元器件不包括半导体芯片。本专利技术方法有以下特点:①通过局部化学机械抛光，使厚膜基片上的所有键合区表面的平整度控制在< 0.1 μ m，提高在键合区表面制备铝薄膜厚度和质量的一致性、均匀性，提高同质键合系统的质量一致性，从而提高厚膜混合集成电路的可靠性和成品率；②改善厚膜金导带键合区与硅-铝丝的键合性能，形成高可靠同质键合系统。提高了厚膜混合集成电路长期充分可靠工作的能力通过改变机械掩模通孔尺寸的大小，可以在同一金导带键合区上形成局部铝键合区，可同时兼容金丝键合(键合区与镀金管脚之间)、硅-铝丝键合(基片键合区与芯片键合区之间)，形成高可靠完美键合系统。此类器件广泛应用于航天、航空、船舶、精密仪器、通讯、工业控制等领域，特别适用于大功率、高可靠、宇航级等应用领域，具有广阔的市场前景和应用空间。附图说明以下附图用以比较本专利技术与原有技术的区别，并进一步说明本专利技术方法。图1为原有一种集成技术示意图，图2为原有另一种集成技术示意图，图3为原有技术的金导带/金键合区放大示意图，图4为原有技术的金键合区淀积铝膜后放大示意图，图5为本专利技术的局部(键合区)化学机械抛光放大示意图，图6为本专利技术的局部(键合区)抛光后淀积铝膜放大示意图，图7为本专利技术的集成技术示意图，图8为原有的工艺流程图，图9为本专利技术的工艺流程图。图中，I为管基，2为底座，3为管脚镀镍端面，4为金导带/金键合区，4为半导体芯片，6为硅铝丝内引线，7为阻带，8为片式元器件，9为陶瓷基片，10为管脚，11为管脚镀金端面，12为金丝内引线，13为表面粗糙的铝膜键合区，14为表面平整的铝膜键合区。图9中虚线框内为本专利技术增添的工艺步骤。具体实施例方式实施例1: 原有技术中铝-铝、金-金的同质键合流程如图8所示，工艺如下: (O陶瓷基片、金浆料、钌系电阻浆料的准备； (2)基片清洗与烘干、管壳清洗与烘干； (3)厚膜导体浆料的印刷与烘干(150°C、10min)； (4)电阻浆料的印刷和烘干(150°C、10min)； (5)成膜烧结(850°C、10min，总时间35min)； (6)用激光调阻法调整电阻； (7)参数及功能测试； (8)玻璃釉的印刷和烘干(150°C、IOmin)； (9)烧结玻璃釉(500°C、10min，总时间30min)； (10)形成焊盘(键合区)导体图形； (11)采用不锈钢片或坡镆合金片，利用光刻的方法进行键合区机械掩模的制备；(12)在高真空磁控溅射台中利用机械掩膜进行镍本文档来自技高网...
【技术保护点】
一种改善厚膜混合集成电路同质键合系统质量一致性的方法，其特征在于该方法从逐个提高每个同质键合系统质量一致性的角度出发，采用局部化学机械抛光方法来实现的，即：在原有工艺的厚膜电阻修调、测试完毕后、掩膜淀积薄膜之前，增加厚膜键合区表面整平工艺，具体方法是：选择合适的贵金属抛光液，通过局部抛光机对每个键合区进行抛光，使其表面平整度≤0.1μm；然后，采用机械掩模的方法，在高真空溅射台或蒸发台中，在已抛光的键合区表面形成一层铝薄膜、或镍‑铬‑铝复合薄膜或铬‑铜‑铝复合薄膜；最后，按常规混合集成电路集成工艺，将半导体芯片和片式元器件集成在处理后的厚膜基片上，半导体芯片的键合采用硅‑铝丝键合，管脚与基片之间采用金丝键合，即可实现质量一致性好、可靠性高的金‑金、铝‑铝同质键合，从而改善厚膜混合集成电路同质键合系统质量一致性。
【技术特征摘要】
1.一种改善厚膜混合集成电路同质键合系统质量一致性的方法，其特征在于该方法从逐个提高每个同质键合系统质量一致性的角度出发，采用局部化学机械抛光方法来实现的，即:在原有工艺的厚膜电阻修调、测试完毕后、掩膜淀积薄膜之前，增加厚膜键合区表面整平工艺，具体方法是:选择合适的贵金属抛光液，通过局部抛光机对每个键合区进行抛光，使其表面平整度< 0.1 μ m ;然后，采用机械掩模的方法，在高真空溅射台或蒸发台中，在已抛光的键合区表面形成一层铝薄膜、或镍-铬-铝复合薄膜或铬-铜-铝复合薄膜；最后，按常规混合集成电路集成工艺，将半导体芯片和片式元器件集成在处理后的...
【专利技术属性】
技术研发人员：杨成刚，苏贵东，
申请(专利权)人：贵州振华风光半导体有限公司，
类型：发明
国别省市：贵州;52
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。