晶片封装体及其形成方法技术

一种晶片封装体及其形成方法，该晶片封装体包括：一基底，具有一第一表面、相反的一第二表面及连接该第一表面及该第二表面的一侧面；一介电层，位于该基底的该第一表面上；多个导电垫，至少包括一第一导电垫及一第二导电垫，位于该介电层中；多个开口，自该基底的该第二表面朝该第一表面延伸，且分别露出对应的所述导电垫，其中所述开口中的一第一开口及所述开口中的与该第一开口相邻的一第二开口分别露出该第一导电垫及该第二导电垫，且朝向该基底的该侧面延伸而超出该第一导电垫及该第二导电垫；以及一第一线路层及一第二线路层，位于该基底的该第二表面上，且延伸进入该第一开口及该第二开口而分别电性接触该第一导电垫及该第二导电垫。

【技术实现步骤摘要】

本专利技术有关于晶片封装体，且特别是有关于以晶圆级封装制程所制得的晶片封装体。
技术介绍
晶片封装制程是形成电子产品过程中的一重要步骤。晶片封装体除了将晶片保护于其中，使免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。由于晶片尺寸的缩小与接垫数目的提升，在晶片封装体中形成电性连接至接垫的线路更为困难。因此，业界亟需改良的晶片封装技术。
技术实现思路
本专利技术提供一种晶片封装体,包括:一基底，具有一第一表面、相反的一第二表面及连接该第一表面及该第二表面的一侧面；一介电层，位于该基底的该第一表面上；多个导电垫，至少包括一第一导电垫及一第二导电垫，该第一导电垫及该第二导电垫位于该介电层中；多个开口，自该基底的该第二表面朝该第一表面延伸，且分别露出对应的所述导电垫，其中所述开口中的一第一开口及所述开口中的与该第一开口相邻的一第二开口，分别露出该第一导电垫及该第二导电垫，且朝向该基底的该侧面延伸而超出该第一导电垫及该第二导电垫；以及一第一线路层及一第二线路层，位于该基底的该第二表面上，且延伸进入该第一开口及该第二开口而分别电性接触该第一导电垫及该第二导电垫。本专利技术提供一种晶片封装体，包括:一基底，具有一第一表面及相反的一第二表面；一介电层，位于该基底的一第一表面上；多个第一导电垫及多个第二导电垫，位于该基底与该介电层之间，且分别设置于该基底的一第一周边区及一第二周边区之上；多个第一开口及多个第二开口，自该基底的一第二表面朝该第一表面延伸，且分别露出所述第一导电垫及所述第二导电垫，其中各所述第一开口沿着与该基底的一第一侧面交叉的一第一方向延伸而分别超出对应的所述第一导电垫，且各所述第二开口沿着与该基底的一第二侧面交叉的一第二方向延伸而分别超出对应的所述第二导电垫；以及多个第一线路层及多个第二线路层，位于该基底的该第二表面上，且延伸进入所述第一开口及所述第二开口而分别对应地电性接触所述第一导电垫及所述第二导电垫。本专利技术提供一种晶片封装体的形成方法，包括:提供一基底，该基底由多个预定切割道划分成多个晶粒区域，其中一介电层形成于该基底的一第一表面上，且多个导电垫形成于该介电层之中，所述导电垫大抵沿着所述预定切割道排列；自该基底的一第二表面部分移除该基底以于该基底之中形成朝该第一表面延伸的多个开口，其中所述开口分别对应地露出所述导电垫，且分别由对应的所述导电垫朝对应的所述预定切割道延伸，并超出对应的所述导电垫；于该基底的该第二表面上形成一绝缘层，其中该绝缘层延伸进入所述开口之中而覆盖所述导电垫；部分移除该绝缘层而露出所述导电垫；于该基底的该第二表面上的该绝缘层上形成多个线路层，各所述线路层延伸进入对应的所述开口中而电性接触对应的所述导电垫；以及沿着所述预定切割道进行切割制程以形成彼此分离的多个晶片封装体。本专利技术提供一种晶片封装体,包括:一基底，具有一第一表面、相反的一第二表面及延伸于该第一表面与该第二表面之间的一侧表面；多个导电垫，设置于该第一表面上；多个沟槽开口，定义于该侧表面上，自该第二表面朝该第一表面延伸，且露出该第一表面处的所述导电垫；以及一线路层，设置于该第二表面上，且延伸进入该沟槽开口以电性接触所述导电垫。本专利技术提供一种晶片封装体的形成方法，包括:提供一基底，具有一第一表面及相反的一第二表面；于该基底上定义一晶片阵列；于该第一表面上形成多个导电垫；于该晶片阵列中的相邻晶片之间形成多个开口，其中所述开口自该第二表面朝该第一表面延伸；于该第二表面上形成一线路层，该线路层延伸进入所述开口以电性接触所述导电垫；以及切割该基底以分离晶片封装体，切穿所述开口以于每一所述晶片封装体的一侧表面上定义出多个沟槽开口，其中所述沟槽开口延伸于该第一表面与该第二表面之间，且露出由该第二表面延伸至所述导电垫的该线路层。本专利技术所述可有效减轻在晶片封装体中形成电性连接至导电垫的线路的制程难度。附图说明图1A显示本领域技术人员所知的一种晶片封装体的剖面图。图1B显示本领域技术人员所知的一种晶片的俯视图。图2A-图2F显示根据本专利技术一实施例的晶片封装体的制程剖面图。图3A及图3C分别显不相应于图2B图的结构的俯视图，其分别自基底的相反两表面观察。图3B显示相应于图2F的结构的俯视图。图4A-图4C显示根据本专利技术一实施例的晶片封装体的制程立体图。图5A-图5B显示根据本专利技术一实施例的晶片封装体的制程俯视图。图6A-图6B显示根据本专利技术一实施例的晶片封装体的制程俯视图。图7A-图7F显示根据本专利技术一实施例的晶片封装体的制程剖面图。图8A-图SC显示根据本专利技术一实施例的晶片封装体的制程立体图。图9A-图9B显示根据本专利技术一实施例的晶片封装体的制程俯视图。图1OA-图1OB显示根据本专利技术一实施例的晶片封装体的制程俯视图。图1lA-图1lF显示根据本专利技术一实施例的晶片封装体的制程剖面图。图12A-图12C显示根据本专利技术一实施例的晶片封装体的制程立体图。图13A-图13B显示根据本专利技术一实施例的晶片封装体的制程俯视图。图14A-图14G显示根据本专利技术一实施例的晶片封装体的制程剖面图。图15A-图15C显示根据本专利技术一实施例的晶片封装体的制程立体图。图16A-图16F显示根据本专利技术一实施例的晶片封装体的制程剖面图。图17A-图17C显示根据本专利技术一实施例的晶片封装体的制程立体图。图18A-图18B显示根据本专利技术一实施例的晶片封装体的制程俯视图。图19A-图19F显示根据本专利技术一实施例的晶片封装体的制程剖面图。图20A-图20C显示根据本专利技术一实施例的晶片封装体的制程立体图。附图中符号的简单说明如下:10:晶片；100:基底；IOOaUOOb:表面；102:元件区；104:介电层；106:导电垫；108:孔洞；110:绝缘层；112:线路层；114:保护层；116:导电凸块；200:基底;200a、200b:表面；200c:侧面；202:元件区;204、204a:介电层；205:微透镜；206:导电垫；207:密封环结构;208、208c:开口 ；208a、208b:开口端；208’、209、209a、209b:凹陷；210:绝缘层；212:线路层；214:保护层；216:导电凸块；218:间隔层；220:盖层；222:空腔；300:承载基底；d:距离；L1、L2:长度；W1、W2:宽度；SC:切割道。具体实施例方式以下将详细说明本专利技术实施例的制作与使用方式。然应注意的是，本专利技术提供许多可供应用的专利技术概念，其可以多种特定形式实施。文中所举例讨论的特定实施例仅为制造与使用本专利技术的特定方式，非用以限制本专利技术的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术，不代表所讨论的不同实施例及/或结构之间必然具有任何关联性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。本专利技术一实施例的晶片封装体可用以封装金属氧化物半导体场效晶体管晶片，例如是功率模组晶片。然其应用不限于此，例如在本专利技术的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digital or本文档来自技高网...

【技术保护点】
一种晶片封装体，其特征在于，包括：一基底，具有一第一表面、相反的一第二表面及连接该第一表面及该第二表面的一侧面；一介电层，位于该基底的该第一表面上；多个导电垫，至少包括一第一导电垫及一第二导电垫，该第一导电垫及该第二导电垫位于该介电层中；多个开口，自该基底的该第二表面朝该第一表面延伸，且分别露出对应的所述导电垫，其中所述开口中的至少一第一开口及所述开口中的与该第一开口相邻的一第二开口分别露出该第一导电垫及该第二导电垫，且朝向该基底的该侧面延伸而超出该第一导电垫及该第二导电垫；以及一第一线路层及一第二线路层，位于该基底的该第二表面上，且延伸进入该第一开口及该第二开口而分别电性接触该第一导电垫及该第二导电垫。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：刘沧宇，郑家明，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：台湾;71