电荷泵电路及存储器制造技术

一种电荷泵电路及存储器，所述电荷泵电路包括时钟驱动单元、升压单元、上升摆幅控制单元、第一NMOS管、第一电流镜单元、第二NMOS管以及第二电流镜单元，其中，时钟驱动单元基于第二镜像电流形成时钟驱动信号并输出至升压单元，升压单元基于所述时钟驱动信号输出升压电压至上升摆幅控制单元和第一电流镜单元，上升摆幅控制单元基于所述升压电压输出上升摆幅控制信号至第一NMOS管的栅极，第一电流镜单元输出第一镜像电流，第二电流镜单元对所述第一镜像电流进行镜像，输出所述第二镜像电流。本发明专利技术技术方案提供的电荷泵电路使时钟驱动信号的频率自动跟随漏电流负载的大小进行变化，减小了电荷泵电路的面积、降低了功率损耗。

【技术实现步骤摘要】

本专利技术涉及电路设计
，特别涉及一种电荷泵电路及存储器。
技术介绍
随着半导体技术的发展，基于低功耗、低成本的设计要求，存储器的电源电压通常比较低，例如2.5VU.8V等。然而，为了实现存储信息的读写，通常需要远高于电源电压的编程电压和擦除电压，例如8V、11V等。因此，电荷泵电路被广泛应用于存储器中，用于通过较低的电源电压获得较高的编程电压和擦除电压。图1所示为两级Dickson电荷泵示意图。参考图1,Dickson电荷泵每一个升压级由一个二极管接法的NMOS管(栅极与漏极连接)、连接于NMOS管源极的电容构成，电容的另一端连接于时钟振荡电路。其中，每一升压级的电容为等值的耦合电容，时钟振荡电路产生φ、P的两相不重叠时钟，时钟的幅度一般与电源电压VDD相等。电荷泵工作时，当P为低电平，电源VDD通过NMOS管对Cl充电，当供为高电平时，Cl上极板电压跳变为2*VDD，给C2充电，这样，电荷就从左边传到了右边。而当P又为低电平时，由于二极管接法NMOS管的单向导通性，电荷无法从右边传输回左边，这样，随着电荷泵级数的增加，电荷就源源不断地从电源传递到输出端，从而得到所需的高压Vout。图2所不是现有的一种电荷栗电路应用于存储器中的结构不意图。参考图2,以对存储阵列进行擦除操作为例进行说明。在需要对存储阵列16中的存储单元进行擦除操作时，现有的电荷泵电路输出的高压VEP通过擦除控制单元14输出给译码电路15，为译码电路15提供偏置电压，译码电路15为存储阵列16提供擦除电压。现有的电荷泵电路包括:时钟驱动单元11、升压单元12、上升摆幅控制单元13和调整晶体管MN1。所述时钟驱动单元11适于输出频率固定的时钟驱动信号CLK，在所述时钟驱动信号CLK的驱动下，所述升压单元12输出升压电压HVE。升压单元12的电路结构可以为图1所示的两级Dickson电荷泵，所述时钟驱动信号CLK即为图1中的P、P两相不重叠时钟,所述升压电压HVE即为图1中的高压Vout。所述上升摆幅控制单元13根据所述升压电压HVE输出上升摆幅控制信号GRAMP，适于对所述调整晶体管丽I的栅极进行控制，使所述调整晶体管丽I源极输出的高压VEP的上升速率受到限制，防止所述高压VEP上升过快而导致存储单元出现栅氧化层的可靠性问题。为了减小电压损耗，所述调整晶体管丽I通常选用零阈值NMOS管。零阈值NMOS管的阈值电压非常低，接近于零，又被称为native NMOS0图3是图2所示电荷泵电路中各单元输出信号的波形示意图。电荷泵电路开启后，所述时钟驱动单元11开始输出频率固定的时钟驱动信号CLK，在所述时钟驱动信号CLK的驱动下，升压单元12输出的升压电压HVE经过一段时间后达到稳定，在上升摆幅控制单元13输出的上升摆幅控制信号GRAMP的控制下，电荷泵电路输出的高压VEP的上升速度明显放缓。在低功耗系统中，每微秒的单位时间内流过系统的电流称之为峰值电流,基于低功耗的设计需求，系统要求峰值电流不能超过1mA。现有技术中，为了满足峰值电流的要求，图1所示电荷泵电路中的时钟驱动单元11输出的时钟驱动信号CLK的频率较低。在对存储阵列16中的存储单元进行编程或擦除操作时，译码电路15与存储阵列16中存在漏电流，漏电流的总和即是提供编程电压或擦除电压的电荷泵电路的漏电流负载。当时钟驱动单元11输出的时钟驱动信号CLK的频率放慢以后，为了满足漏电流负载的要求，使电荷泵电路各级间电荷转移量不变，每级电荷泵电路需具有较大的电容，以储存大量电荷，然而，电容增大会造成电荷泵电路面积的增大，不符合电路集成性高的要求。因此，提供一种电路面积小、功耗低的电荷泵电路就成了 一个亟待解决的问题。更多关于低功耗的电荷泵电路的技术方案可以参考申请号为03156438.0、专利技术名称为高精度低功耗电荷泵电路的中国专利申请文件。
技术实现思路
本专利技术解决的问题是提供一种电路面积小、功率损耗低的电荷泵电路。为解决上述问题，本专利技术提供了一种电荷泵电路，所述电荷泵电路包括时钟驱动单元、升压单元、上升摆幅控制单元、第一 NMOS管、第一电流镜单元、第二 NMOS管以及第二电流镜单元，其中:时钟驱动单元，基于第二电流镜单元输出的第二镜像电流形成时钟驱动信号并输出至升压单元；升压单元，基于所述时钟驱动信号提升电压，输出升压电压至上升摆幅控制单元和第一电流镜单元；上升摆幅控制单元，基于所述升压电压输出上升摆幅控制信号至第一 NMOS管的栅极；第一电流镜单元，包括栅极相连的第一 PMOS管和第二 PMOS管，所述第一 PMOS管的源极和所述第二 PMOS管的源极连接并输入所述升压电压、漏极和栅极均与所述第一 NMOS管的漏极连接，所述第二 PMOS管的漏极输出第一镜像电流；所述第一NMOS管的源极为所述电荷泵电路的输出端，所述第二 NMOS管的栅极输入第一电压、漏极与所述第二 PMOS管的漏极连接；第二电流镜单元，包括栅极相连的第三NMOS管和第四NMOS管，所述第三NMOS管的源极输入第二电压、漏极和栅极均与所述第二 NMOS管的源极连接，所述第四NMOS管的源极输入所述第二电压、漏极输出所述第二镜像电流，所述第二电压小于所述第一电压。可选的，所述第一 PMOS管的沟道宽长比大于所述第二 PMOS管的沟道宽长比。可选的，所述第四NMOS管的沟道宽长比大于所述第三NMOS管的沟道宽长比。可选的，所述第一电压为电源电压，所述第二电压为地线电压。可选的，所述第一 NMOS管为零阈值匪OS管。基于上述电荷泵电路，本专利技术还提供了一种存储器，所述存储器包括擦除控制单元、译码电路和存储阵列，还包括上述电荷泵电路。与现有技术相比，本专利技术技术方案提供的电荷泵电路，通过检测电荷泵电路的漏电流负载控制时钟驱动单元输出的时钟驱动信号，使时钟驱动信号的频率自动跟随电荷泵电路的漏电流负载变化。在电荷泵电路刚开始工作的一段时间内，由于检测到的电荷泵电路的漏电流负载较小，时钟驱动单元输出的时钟驱动信号频率较低；随着检测到的电荷泵电路的漏电流负载增大，时钟驱动单元输出的时钟驱动信号频率变高。对于电荷泵电路，在刚开始工作的一段时间内，电荷泵电路输出电压上升快，但是由于时钟驱动信号频率较低，峰值电流减小，降低了电荷泵电路的功率损耗；当电荷泵电路的漏电流负载增大时，时钟驱动信号频率升高，不用增大电荷泵电路面积即能满足漏电流负载要求，同时，由于漏电流负载增大限制了电荷泵电路的驱动能力，峰值电流小，即使时钟驱动信号频率升高也不会增大功率损耗。附图说明图1是现有技术Dickson电荷泵示意图；图2是现有的一种电荷泵电路应用于存储器中的结构示意图；图3是图2所示电荷泵电路中各单元输出信号的波形示意图；图4是本专利技术实施方式电荷泵电路的结构示意图；图5是本专利技术实施例时钟驱动单元的电路结构示意图；图6本专利技术实施例电荷泵电路中各单元输出信号的波形示意图。具体实施例方式正如
技术介绍
中所描述的，现有的电荷泵电路为了满足峰值电流要求，减小功率损耗，降低了时钟驱动单元输出的时钟驱动信号的频率。当电荷泵电路应用在存储器中、为存储器提供编程电压或擦除电压时，存储阵列和译码电路中的漏电流构成了电荷泵电路的漏电流负载。为了满足漏电流负载的要求，使电荷泵本文档来自技高网...

【技术保护点】
一种电荷泵电路，其特征在于，包括时钟驱动单元、升压单元、上升摆幅控制单元、第一NMOS管、第一电流镜单元、第二NMOS管以及第二电流镜单元，其中：时钟驱动单元，基于第二电流镜单元输出的第二镜像电流形成时钟驱动信号并输出至升压单元；升压单元，基于所述时钟驱动信号提升电压，输出升压电压至上升摆幅控制单元和第一电流镜单元；上升摆幅控制单元，基于所述升压电压输出上升摆幅控制信号至第一NMOS管的栅极；第一电流镜单元，包括栅极相连的第一PMOS管和第二PMOS管，所述第一PMOS管的源极和所述第二PMOS管的源极连接并输入所述升压电压、漏极和栅极均与所述第一NMOS管的漏极连接，所述第二PMOS管的漏极输出第一镜像电流；所述第一NMOS管的源极为所述电荷泵电路的输出端，所述第二NMOS管的栅极输入第一电压、漏极与所述第二PMOS管的漏极连接；第二电流镜单元，包括栅极相连的第三NMOS管和第四NMOS管，所述第三NMOS管的源极输入第二电压、漏极和栅极均与所述第二NMOS管的源极连接，所述第四NMOS管的源极输入所述第二电压、漏极输出所述第二镜像电流，所述第二电压小于所述第一电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨光军，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：上海;31