零中频接收机及其直流泄漏抑制方法技术

本发明专利技术实施例公开了一种零中频接收机及其直流泄漏抑制方法，分别抓取数模转换芯片输出的I路数据和Q路数据，再分别计算抓取的I路数据和Q路的加和平均值，得到I路和Q路的直流泄漏校正差值，将接收到的I路数据和Q路数据分别减去各自的直流泄漏校正差值，既完成了I/Q数据的直流泄漏校正。由于是根据实时接收到的数据来计算校正差值，再根据此校正差值对实时接收到的数据进行校正，因此本发明专利技术实施例零中频接收机及其直流泄漏抑制方法的实时性强，且校正方法简单有效。

【技术实现步骤摘要】

本专利技术涉及无线通信
，特别涉及一种。
技术介绍
零中频接收机具有体积小、成本低和易于单片集成等有优点，已成为射频接收机中极具竞争力的一种结构，在无线通信领域中受到广泛关注，但直流泄漏问题成为限制零中频接收机应用的障碍。直流泄漏直接影响信号的解调，对WCDMA和CDMA2000信号解调的影响尤其显著。另外，直流泄漏问题还会影响LTE小信号带内杂散指标。零中频接收机上行链路的零中频调制器自身带有直流泄漏抑制功能，但其只能将直流泄漏抑制到_40dbm左右，这离上行底噪要求即-120dbm还有很大差距。
技术实现思路
本专利技术实施例提出了一种，以抑制零中频接收机的直流泄漏。本专利技术实施例零中频接收机的直流泄漏抑制方法，包括步骤:接收并抓取模数转换芯片输出的I/Q数据；对抓取的I路数据进行加和求平均运算，得到I路数据的直流校正差值，同时，对抓取的Q路数据进行加和求平均运算，得到Q路数据的直流校正差值；用从所述模数转换芯片接收到的I路数据减去所述I路数据的直流校正差值，同时，用从所述模数转换芯片接收到的Q路数据减去所述Q路数据的直流校正差值；将减去直流校正差值后的I路数据和Q路数据发送至FPGA芯片。优选地，所述步骤对抓取的I路数据进行加和求平均运算中的I路数据为有符号的I路数据，所述步骤对抓取的Q路数据进行加和求平均运算中的Q路数据为有符号的Q路数据。优选地，所述步骤抓取模数转换芯片输出的I/Q数据具体为:以64K为单位，分别对模数转换芯片输出的I路数据和Q路数据进行抓取；所述步骤对抓取的I路数据进行加和求平均运算具体为:依次对抓取的每64K的I路数据进行加和求平均；所述步骤对抓取的Q路数据进行加和求平均运算具体为:依次对抓取的每64K的Q路数据进行加和求平均。本专利技术实施例零中频接收机，其上行链路包括依次相连的滤波器、放大器、零中频调制器、模数转换芯片和FPGA芯片，以及与所述零中频调制器相连的射频本振，其特征在于，在所述数模转换芯片与所述FPGA芯片之间还包括直流泄流校正模块，所述直流泄漏校正模块包括:I路数据接收模块，用于接收所述模数转换芯片输出的I路数据；Q路数据接收模块，用于接收所述模数转换芯片输出的Q路数据；I路信号抓取模块，用于抓取所述I路数据接收模块接收到的I路数据；Q路信号抓取模块，用于抓取所述I路数据接收模块接收到的Q路数据；I路差值计算模块，用于对所述I路信号抓取模块抓取的I路数据进行加和求平均，得到I路直流泄漏校正差值；Q路差值计算模块，用于对所述Q路信号抓取模块抓取的Q路数据进行加和求平均，得到Q路直流泄漏校正差值；I路直流泄漏校正模块，用于将所述I路数据接收模块接收到的I路数据减去所述I路差值计算模块计算的I路直流泄漏校正差值，并将所得结果发送至所述FPGA芯片；Q路直流泄漏校正模块，用于将所述Q路数据接收模块接收到的Q路数据减去所述Q路差值计算模块计算的Q路直流泄漏校正差值，并将所得结果发送至所述FPGA芯片。优选地，所述I路差值计算模块用于对所述I路信号抓取模块抓取的有符号的I路数据进行加和求平均；所述Q路差值计算模块用于对所述Q路信号抓取模块抓取的有符号的Q路数据进行加和求平均。优选地，所述I路信号抓取模块和所述Q路信号抓取模块分别以64K为单位对I路数据和Q路数据进行抓取；所述I路差值计算模块依次对所述I路信号抓取模块抓取的每64K的I路数据进行加和求平均；所述Q路差值计算模块依次对所述Q路信号抓取模块抓取的每64K的Q路数据进行加和求平均。优选地，所述直流泄漏校正模块由所述FPGA芯片实现。本专利技术实施例，分别抓取数模转换芯片输出的I路数据和Q路数据，再分别计算抓取的I路数据和Q路的加和平均值，得到I路和Q路的直流泄漏校正差值，将接收到的I路数据和Q路数据分别减去各自的直流泄漏校正差值，既完成了 I/Q数据的直流泄漏校正。由于是根据接收到的数据来计算校正差值，再根据此校正差值对接收到的数据进行校正，因此本专利技术实施例的实时性强，且校正方法简单有效。附图说明图1是本专利技术零中频接收机直流泄漏抑制方法的流程示意图；图2是现有技术零中频接收机的结构示意图；图3是本专利技术零中频接收机的结构示意图；图4是本专利技术零中频接收机中直流泄漏校正模块的结构示意图。具体实施方式抑制直流泄漏的实质校正直流泄漏。本专利技术实施例在零中频调制器对信号进行了直流泄漏校正后，用一种简单的方法，对信号又进行了一次直流泄漏校正。下面结合附图与具体实施例详细解释本专利技术。本专利技术实施例零中频接收机的直流泄漏抑制方法，如图1所示，包括步骤:步骤1、接收并抓取模数转换芯片输出的I/Q(In_phase/Quadrature,同相正交)数据；步骤2、对抓取的I路数据进行加和求平均运算，得到I路数据的直流校正差值，同时，对抓取的Q路数据进行加和求平均运算，得到Q路数据的直流校正差值； 步骤3、用从所述模数转换芯片接收到的I路数据减去所述I路数据的直流校正差值，同时，用从所述模数转换芯片接收到的Q路数据减去所述Q路数据的直流校正差值；步骤4、将减去直流校正差值后的I路数据和Q路数据发送至FPGA芯片。由以上描述可知，I路数据和Q路数据的处理方法是一致的，在此以I路数据为代表，对上述步骤进行说明。模数转换芯片输出I路数据，本方法一边持续实时接收I路数据，一边对接收的I路数据进行抓取、加和求平均，用得到的直流泄漏校正差值对实时接收的I路数据进行校正，校正的具体方法即实时接收到的每个I路数据都减去I路直流泄漏校正差值。这样，I路数据就得到了实时校正。作为一个优选的实施例，所述步骤2对抓取的I路数据进行加和求平均运算中的I路数据为有符号的I路数据，所述步骤2对抓取的Q路数据进行加和求平均运算中的Q路数据为有符号的Q路数据。步骤I进行抓取时，一次抓取的数据不宜过多也不宜太少。作为一个优选的实施例，以64K为单位，分别对模数转换芯片输出的I路数据和Q路数据进行抓取。相应地，步骤2也是以抓取的64K数据为一组，对其进行加和求平均运算。步骤3用直流泄漏校正差值对实时接收的数据进行校正时，每次使用的都是最新的直流泄漏校正差值。校正后的I/Q数据按照正常流向输入至FPGA芯片的抽取模块和并串转换模块。现有技术的零中频接收机，如图2所示，其上行链路包括依次相连的滤波器、放大器、零中频调制器、模数转换芯片和FPGA芯片，以及与所述零中频调制器相连的射频本振。本专利技术实施例零中频接收机在现有技术零中频接收机的结构基础上，如图3所示，增加了直流泄漏校正模块，该模块连接于模数转换芯片与FPGA芯片之间，如图4所示，其具体包括:I路数据接收模块，用于接收所述模数转换芯片输出的I路数据；Q路数据接收模块，用于接收所述模数转换芯片输出的Q路数据；I路信号抓取模块，用于抓取所述I路数据接收模块接收到的I路数据；Q路信号抓取模块，用于抓取所述I路数据接收模块接收到的Q路数据；I路差值计算模块，用于对所述I路信号抓取模块抓取的I路数据进行加和求平均，得到I路直流泄漏校正差值；Q路差值计算模块，用于对所述Q路信号抓取模块抓取的Q路数据进行加和求平均，得到Q路直流泄漏校正差值；I路直流泄漏校正模块，用于将所述I路数据接收模块接收到的I路数据减去所述I路差值计算模块计算的I本文档来自技高网...

【技术保护点】
一种零中频接收机的直流泄漏抑制方法，其特征在于，包括步骤：接收并抓取模数转换芯片输出的I/Q数据；对抓取的I路数据进行加和求平均运算，得到I路数据的直流校正差值，对抓取的Q路数据进行加和求平均运算，得到Q路数据的直流校正差值；用从所述模数转换芯片接收到的I路数据减去所述I路数据的直流校正差值，同时，用从所述模数转换芯片接收到的Q路数据减去所述Q路数据的直流校正差值；将减去直流校正差值后的I路数据和Q路数据发送。

【技术特征摘要】
1.一种零中频接收机的直流泄漏抑制方法，其特征在于，包括步骤: 接收并抓取模数转换芯片输出的I/Q数据； 对抓取的I路数据进行加和求平均运算，得到I路数据的直流校正差值，对抓取的Q路数据进行加和求平均运算，得到Q路数据的直流校正差值； 用从所述模数转换芯片接收到的I路数据减去所述I路数据的直流校正差值，同时，用从所述模数转换芯片接收到的Q路数据减去所述Q路数据的直流校正差值； 将减去直流校正差值后的I路数据和Q路数据发送。2.根据权利要求1所述的零中频接收机的直流泄漏抑制方法，其特征在于，对抓取的I路数据进行加和求平均运算中的I路数据为有符号的I路数据，对抓取的Q路数据进行加和求平均运算中的Q路数据为有符号的Q路数据。3.根据权利要求1或2所述的零中频接收机的直流泄流抑制方法，其特征在于， 抓取模数转换芯片输出的I/Q数据具体为:以64K为单位，分别对模数转换芯片输出的I路数据和Q路数据进行抓取； 对抓取的I路数据进行加和求平均运算具体为:依次对抓取的每64K的I路数据进行加和求平均； 对抓取的Q路数据进行加和求平均运 算具体为:依次对抓取的每64K的Q路数据进行加和求平均。4.一种零中频接收机，其上行链路包括依次相连的滤波器、放大器、零中频调制器、模数转换芯片和FPGA芯片，以及与所述零中频调制器相连的射频本振，其特征在于，在所述数模转换芯片与所述FPGA芯片之间还包括直流泄流校正模块，所述直流泄漏校正模块包括: I路数据接收模块，用于接收所述模数转换芯片输出的I路数据； Q路数据接收模块，用于接...

【专利技术属性】
技术研发人员：龚贺，张嘉鹏，
申请(专利权)人：京信通信系统中国有限公司，
类型：发明
国别省市：