逐次逼近模拟至数字转换器及转换方法技术

一种逐次逼近模拟至数字转换器，包括：三个比较器；三个电容阵列，各具有两个电容子阵列，其中该二电容子阵列用以取样该模拟输入，并分别将输入提供至对应的比较器；逐次逼近逻辑，用以在各转换子程序中：将各电容子阵列中目前所选的两个电容器耦接至一组预设的参考位准；将各电容子阵列中在前一个转换子程序所选的两个电容器耦接至一组已校准的参考位准，而该已校准的参考电位是依据前一个转换子程序中该三个比较器所输出的一组数据而取得；以及编码该三个比较器所输出的一组数据以产生该N位数字输出中的两位数字。

【技术实现步骤摘要】

本专利技术涉及逐次逼近模拟至数字转换器，还涉及一次转换两位的逐次逼近模拟至数字转换器。
技术介绍
逐次逼近模拟至数字转换器(successiveapproximation registeranalog-to-digital converter, SAR ADC)是通过位搜寻(binary search)将模拟输入转换成离散的数字值，并进一步离散的数字值集结成数字输出的技术。公知技术常使用一次一位(Ι-bit/st印)的SAR ADC，其可将模拟输入转换成数字输出，但一次仅能转换一位，因此逐渐被速度较快的一次两位(2-bit/step)的SAR ADC所取代。然而，整体而言，速度较快的一次两位SAR ADC比一次一位的SAR ADC需要更高的电容且消耗更大的功率。因此，需要一种既能快速进行位搜寻又能使用较少电容的SARADC。
技术实现思路
本专利技术提供一种逐次逼近模拟至数字转换器，用以在转换程序中将模拟输入转换成N位数字输出，其中该转换程序包括多个转换子程序，该逐次逼近模拟至数字转换器包括:三个比较器；三个电容阵列，分别耦接至该三个比较器，各具有两个电容子阵列，其中该二电容子阵列用以取样该模拟输入，并分别将输入提供至对应的比较器；逐次逼近逻辑，耦接至该三个比较器及该三个电容阵列，用以在各转换子程序中:将各电容子阵列中目前所选的两个电容器耦接至一组预设的参考位准；将各电容子阵列中在前一个转换子程序所选的两个电容器耦接至一组已校准的参考位准，而该已校准的参考电位是依据前一个转换子程序中该三个比较器所输出的一组数据而取得；以及编码该三个比较器所输出的一组数据以产生该N位数字输出中的两位数字。本专利技术另提供一种逐次逼近模拟至数字转换方法，用以在转换程序中将模拟输入转换成N位数字输出，其中该转换程序包括多个转换子程序，该逐次逼近模拟至数字转换方法包括:提供三个比较器；提供三个电容阵列，其分别耦接至该三个比较器，各具有两个电容子阵列，其中该二电容子阵列用以取样该模拟输入，并分别将输入提供至对应的比较器；在各转换子程序中:将各电容子阵列中目前所选的两个电容器耦接至一组预设的参考位准；将各电容子阵列中在前一个转换子程序所选的两个电容器耦接至一组已校准的参考位准，而该已校准的参考电位是依据前一个转换子程序中该三个比较器所输出的一组数据而取得；以及编码该三个比较器所输出的一组数据以产生该N位数字输出中的两位数字。附图说明图1A为依据本专利技术实施例逐次逼近模拟至数字转换器。图1B为图1A的节点A与节点B上的开关。图2A表示该SARADC 100以及其中各元件在取样程序中的逻辑位准。图2A’表示该SARADC 100以及其中各元件在取样程序后的逻辑位准。图2B表示该SAR ADC 100以及其中各元件在第一转换程序时的逻辑位准。图2C表示该SAR ADC 100以及其中各元件在第二转换程序时的逻辑位准。图2D表示该SAR ADC 100以及其中各元件在第三转换程序时的逻辑位准。图3为依据本专利技术实施例的逐次逼近模拟至数字转换方法流程图。具体实施例方式下文为介绍本专利技术的优选实施例。各实施例用以说明本专利技术的原理，但非用以限制本专利技术。本专利技术的范围当以所附的权利要求项为准。图1A为依据本专利技术实施例逐次逼近模拟至数字转换器(successiveapproximation register analog-to-digital converter,以下简称 SAR ADC)。本专利技术的SAR ADC 100用以将模拟输入转换成N位数字输出，其至少包括三个比较器C1、C2与C3 ;三个电容阵列101、102与103 ;以及逐步逼近逻辑110。图1B为图1A的节点A与节点B上的开关。节点A上的开关受逐 步逼近逻辑110的控制而切换于正参考电压Vref、负参考电压-Vref、共模电压Vcm以及输入电压VIP之间；而节点B上的开关亦受逐步逼近逻辑110的控制而切换于正参考电压Vref、负参考电压-Vref、共模电压Vcm以及另一输入电压VIN之间。三个比较器Cl、C2或C3各自具有正输入端“ + ”以及负输入端在此实施例中，本专利技术的各个三个电容阵列101、102与103皆为加权二进位电容阵列，其包括正电容子阵列以及负电容子阵列(图1A中未标示)，此外，对进行N位的数字输出而言，各个正或负电容子阵列皆有N个电容器，电容值分别为2N-2、2N-3、…、22、21、I及1，如图所示。正及负的电容子阵列分别耦接至各个对应的比较器Cl、C2及C3的负输入端及正输入端上。举例而言，如图1所示，电容阵列101的负与正的电容子阵列分别耦接至比较器Cl的正输入端“ + ”与负输入端在本专利技术的取样程序中，上述三个电容阵列101、102及103分别用以对模拟输入的两个差动输入电压VIN与VIP进行取样，而后，在本专利技术夕换阶段中的转换子程序中，比较器C1、C2对C3即可分别比较正输入端“ + ”与负输入端上所接收到的电压位准而产生一组数据(即比对结果)。本专利技术的SAR ADC 100会执行转换程序以将模拟输入转换成数字输出(举例而言，N位的数字输出)，而转换程序又是由多个转换子程序所组成。逐步逼近逻辑110耦接至上述三个比较器Cl、C2与C3，可执行各个转换子程序，并将每一个转换子程序中由三个比较器C1、C2与C3所输出的数据予以编码而产生N位数字输出中的其中两位。最后，SARADC100将所有转换子程序分别得到的两位集结而成该N位数字输出(例如通过平行输出的方式)。值得注意的是，本专利技术的逐步逼近逻辑110的操作是与先前技术有所不同的。后文将配合附图2A-2D详述本专利技术的逐步逼近逻辑110以及各个转换子程序，然而，为方便说明，在下述的实施例中，提供给SARADC100的模拟输入定为15V (因此，该差动正输入VIP为+7.5V而差动负输入VIN为-7.5V)，而位搜寻作业操作于负参考电压(即电压下限)-Vref= -32V与正参考电压(即电压上限)Vref = 32V之间(因此，正、负参考电压的共模电压Vcm为O)。下文中的正参考电压Vref、负参考电压-Vref与共模电压Vcm会分别以逻辑位准与“O”表示。此外，数字输出的编码，举例而言，可由逐步逼近逻辑110中编码器(图未示)执行，并转换成介于O与63之间的数字码，而数字码与其模拟电压的对应值可由下表I所定义:本文档来自技高网...

【技术保护点】
一种逐次逼近模拟至数字转换器，用以在转换程序中将模拟输入转换成N位数字输出，其中所述转换程序包括多个转换子程序，所述逐次逼近模拟至数字转换器包括：三个比较器；三个电容阵列，分别耦接至所述三个比较器，各具有两个电容子阵列，其中所述二电容子阵列用以取样所述模拟输入，并分别将输入提供至对应的比较器；逐次逼近逻辑，耦接至所述三个比较器及所述三个电容阵列，用以在各转换子程序中：将各电容子阵列中目前所选的两个电容器耦接至一组预设的参考位准；将各电容子阵列中在前一个转换子程序所选的两个电容器耦接至一组已校准的参考位准，而所述已校准的参考电位是依据前一个转换子程序中所述三个比较器所输出的一组数据而取得；以及编码所述三个比较器所输出的一组数据以产生所述N位数字输出中的两位数字。

【技术特征摘要】
1.一种逐次逼近模拟至数字转换器，用以在转换程序中将模拟输入转换成N位数字输出，其中所述转换程序包括多个转换子程序，所述逐次逼近模拟至数字转换器包括: 三个比较器； 三个电容阵列，分别耦接至所述三个比较器，各具有两个电容子阵列，其中所述二电容子阵列用以取样所述模拟输入，并分别将输入提供至对应的比较器； 逐次逼近逻辑，耦接至所述三个比较器及所述三个电容阵列，用以在各转换子程序中: 将各电容子阵列中目前所选的两个电容器耦接至一组预设的参考位准； 将各电容子阵列中在前一个转换子程序所选的两个电容器耦接至一组已校准的参考位准，而所述已校准的参考电位是依据前一个转换子程序中所述三个比较器所输出的一组数据而取得；以及 编码所述三个比较器所输出的一组数据以产生所述N位数字输出中的两位数字。2.按权利要求1所述的逐次逼近模拟至数字转换器，其中所述逐步逼近逻辑还用以控制所述三个电容阵列，使其在所述转换程序前取样所述模拟输入，其中，所述模拟输入包括差动正输入以及差动负输入，所述逐步逼近逻辑控制各电容阵列的所述二电容子阵列以使其分别取样所述差动正输入以及所述差动负输入。3.按权利要求2所述的逐次逼近模拟至数字转换器，其中，所述一组预设的参考位准或所述一组已校准的参考位准中耦接至用以取样所述差动正输入的电容子阵列者，与耦接至用以取样所述差动负输入的电容子阵列者彼此互为反相信号。4.按权利要求3所述的逐次逼近模拟至数字转换器，其中，在各转换子程序中，耦接至用以取样所述差动正输入的所述三个电容子阵列中目前所选的所述二电容器的所述一组预设的参考位准分别为(1，0)、(0，0)以及(_1，0)，其中，“I”表示正参考位准、该“-1”表示负参考位准、而所述“O”表示所述正及负参考位准的共模电压。5.按权利要求2所述的逐次逼近模拟至数字转换器，其中，在各转换子程序中，用以取样所述差动正输入的所述三个电容子阵列中目前所选的所述二电容器的所述一组已校准的参考位准是: (-1，-1)、(-1，-1)、以及(-1，-1)，若在前一转换子程序中所述三个比较器所输出的数据为(0，0，0)时； (0,-1)、(0,-1)、以及(0，-1)，若在前一转换子程序中所述三个比较器所输出的数据为(0,0,1)/(1,0,0)时； (0，1)、(0，1)、以及(0，I)，若在前一转换子程序中所述三个比较器所输出的数据为(0,1,1)/(1,1,0)时； (1，I)、(1，I)、(1，I)，若在前一转换子程序中所述三个比较器所输出的数据为(1，1，I)时， 其中，“ I”表示正参考位准、所述“-1”表示负参考位准、而所述“O”表示所述正及负参考位准的共模电压。6.按权利要求1所述的逐次逼近模拟至数字转换器，其中各所述电容子阵列是加权二进位电容阵列，而各所述电容子阵列具有N个电容器，分别具有电容值2n_2、2n_3、…、22、2\I与I单位。7.按权利要求6所述的逐次逼近模拟至数字转换器，其中，在各电容子阵列中，目前所选的所述二电容器为前一转换子程序中未被选取的电容器中具有最...

【专利技术属性】
技术研发人员：朱元凯，林进富，
申请(专利权)人：奇景光电股份有限公司，
类型：发明
国别省市：