本发明专利技术公开了一种晶体管、晶体管制作方法及包括该晶体管的半导体器件。该晶体管制作方法可以包括：提供衬底，并且在该衬底上形成第一绝缘层；在该第一绝缘层上定义第一器件区；在该第一绝缘层上围绕该第一器件区形成侧墙隔离物；在该第一绝缘层上定义第二器件区，该第二器件区通过该侧墙隔离物与该第一器件区隔离；以及分别在该第一器件区和第二器件区中形成晶体管结构。本发明专利技术的晶体管制作方法大大减小了隔离所需的空间，显著降低了工艺复杂度，并且大幅减小了制作成本。
【技术实现步骤摘要】
本专利技术涉及一种晶体管及其制作方法。更具体而言，本专利技术涉及一种CMOS晶体管及其制作方法。本专利技术还涉及一种包括该晶体管的半导体器件。
技术介绍
晶体管是目前集成电路中的常用元件。CMOS (ComplementaryMetal-Oxide-Semiconductor)晶体管是由N沟道晶体管和P沟道晶体管形成的互补型MOS晶体管。为了解决体硅CMOS晶体管中的短沟道效应，已经提出在未来VLSI技术中使用超薄 S0I(Ultra thin Semiconductor on Insulator)。然而，超薄 SOI 晶片(blanket wafer)是昂贵的。为了避免晶体管在工作时相互影响，需要对晶体管进行隔离。传统的隔离技术包括浅凹槽隔离(Shallow Trench Isolation, STI)、娃的局部氧化(Local Oxidation ofSilicon, L0C0S)、侧墙掩蔽隔离(Sidewall Masked Isolation, SWAMI)等。然而，传统技术需要相当大的区域来隔离N沟道晶体管和P沟道晶体管以及分离晶体管的源极、漏极和栅极接触。这不可避免地增大了制作成本。
技术实现思路
本专利技术解决了现有技术中存在的以上问题。 根据本专利技术的一个方面，提供了一种晶体管制作方法，该方法可以包括:提供衬底，并且在该衬底上形成第一绝缘层；在该第一绝缘层上定义第一器件区；在该第一绝缘层上围绕该第一器件区形成侧墙隔离物；在该第一绝缘层上定义第二器件区，该第二器件区通过该侧墙隔离物与该第一器件区隔离；以及分别在该第一器件区和第二器件区中形成晶体管结构。在根据本专利技术的晶体管制作方法中，侧墙隔离物和第二器件区自对准形成，由此可以减小晶体管的面积。在本专利技术的实施例中，在该第一绝缘层上定义第一器件区的步骤可以包括:在该第一绝缘层上顺序淀积第一半导体层和第一掩模层；以及图案化该第一半导体层和第一掩模层以定义该第一器件区。在本专利技术的实施例中，图案化该第一半导体层和第一掩模层的步骤可以包括:应用光致抗蚀剂层于该第一掩模层上；通过光刻形成图案化的光致抗蚀剂层；以及以图案化的光致抗蚀剂层为掩模，蚀刻掉第一掩模层和第一半导体层的一部分，从而露出该第一绝缘层的表面。在本专利技术的实施例中，在该第一绝缘层上定义第二器件区的步骤可以包括:淀积第二半导体层以覆盖该第一绝缘层的露出部分、该侧墙间隔物和该第一掩模层；淀积第二掩模层以填满该第一绝缘层的露出部分上的该第二半导体层上方的凹槽；抛光该第二掩模层和第二半导体层，以与该侧墙间隔物和第一掩模层的顶部齐平；以该第一掩模层和第二掩模层为掩模，移除该侧墙间隔物的侧面上的该第二半导体层；以及移除该第一掩模层和第二掩模层。在本专利技术的实施例中，抛光该第二掩模层和第二半导体层的步骤可以包括:抛光第二掩模层以与第一器件区中的第二半导体层的顶部齐平；以及抛光该第二掩模层和第二半导体层以与该侧墙间隔物和第一掩模层的顶部齐平。 在本专利技术的实施例中，抛光可以包括化学机械抛光。在本专利技术的实施例中，形成晶体管结构的步骤可以包括:在该第一半导体层和第二半导体层上形成栅极堆叠；以及在所述栅极堆叠之间自对准地形成源漏接触窗，其中该源漏接触窗低于该侧墙间隔物。在本专利技术的实施例中，该方法还可以包括:在形成栅极堆叠之前，通过激光照射来退火该第一半导体层和第二半导体层。在本专利技术的实施例中，形成栅极堆叠的步骤可以包括:在该第一半导体层和第二半导体层上形成栅极电介质。在本专利技术的实施例中，该形成该栅极堆叠可以包括:在该第一半导体层和第二半导体层上形成高k电介质；以及在该高k电介质上形成金属栅极。在本专利技术的实施例中，该方法还可以包括:在该栅极堆叠的侧壁形成栅极侧墙隔离物。在本专利技术的实施例中，该方法还可以包括:在形成源漏接触窗之前，金属化该第一半导体层和第二半导体层的露出部分，以形成源漏接触区域。在本专利技术的实施例中，该方法还可以包括:利用在该第一器件区和第二器件区中形成的晶体管结构，形成CMOS晶体管。在本专利技术的实施例中，该第一半导体层可以包括N型多晶硅，且该第二半导体层包括P型多晶硅。在本专利技术的实施例中，该第一绝缘层可以选自由下述材料组成的群组:氧化硅、氮化硅和氮氧化硅。在本专利技术的实施例中，该侧墙隔离物可以选自由下述材料组成的群组:氧化硅、氮化硅、氮氧化硅、碳化硅和碳氧化硅。在本专利技术的实施例中，该栅极侧墙隔离物可以选自由下述材料组成的群组:氧化硅、氮化硅、氮氧化硅、碳化硅和碳氧化硅。根据本专利技术的第二方面，提供了一种晶体管，该晶体管可以包括:位于衬底上的第一绝缘层；位于该第一绝缘层上的第一器件区；在该第一绝缘层上围绕该第一器件区形成的侧墙隔离物；位于该第一绝缘层上的第二器件区，该第二器件区通过该侧墙隔离物与该第一器件区隔离；以及分别形成在该第一器件区和第二器件区中的晶体管结构。在根据本专利技术的晶体管中，侧墙隔离物和第二器件区自对准形成，晶体管的面积因此可以减小。在本专利技术的实施例中，该晶体管可以包括:在该第一器件区中位于该第一绝缘层上的第一半导体层；以及在该第二器件区中位于该第一绝缘层上的第二半导体层。在本专利技术的实施例中，该晶体管结构可以包括:形成在该第一半导体层和第二半导体层上的栅极堆叠；以及自对准地形成在所述栅极堆叠之间的源漏接触窗，其中该源漏接触窗低于该侧墙间隔物。在本专利技术的实施例中，该栅极堆叠可以包括形成在该第一半导体层和第二半导体层上的栅极电介质。在本专利技术的实施例中，该栅极堆叠可以包括:形成在该第一半导体层和第二半导体层上的高k电介质；以及形成在该高k电介质上的金属栅极。在本专利技术的实施例中，该栅极堆叠可以包括形成在侧壁的栅极侧墙隔离物。在本专利技术的实施例中，该第一器件区和第二器件区中的晶体管结构可以形成CMOS晶体管。根据本专利技术的第三方面，提供了一种半导体器件，其包括如上所述的晶体管。 该方法采用完全自对准工艺来制作超薄CMOS晶体管。与传统方法相比，本专利技术的晶体管制作方法大大减小了隔离所需的空间，显著降低了工艺复杂度，并且大幅减小了制作成本。附图说明本专利技术的这些和其它方面将会显而易见，并且将会参考附图以示例性方式予以进一步解释说明，在附图中: 图1为示出根据本专利技术实施例的晶体管制作方法的流程 图2为示出根据本专利技术实施例的晶体管制作方法的步骤的示意性截面 图3A和3B为示出根据本专利技术实施例的晶体管制作方法的步骤的示意性截面 图4为示出根据本专利技术实施例的晶体管制作方法的步骤的示意性截面 图5A、5B、5C和为示出根据本专利技术实施例的晶体管制作方法的步骤的示意性截面 图6A和6B分别为示出根据本专利技术实施例的晶体管制作方法的步骤的示意性俯视图和截面 图7A和7B分别为示出根据本专利技术实施例的晶体管制作方法的步骤的示意性俯视图和截面图；以及 图8A和SB分别为示出根据本专利技术实施例的晶体管制作方法的步骤的示意性俯视图和截面图。具体实施例方式以下将结合附图详细描述本专利技术的示例性实施例。附图是示意性的，并未按比例绘制，且只是为了说明本专利技术的实施例而并不意图限制本专利技术的保护范围。在附图中，相同的附图标记表示相同或相似的部件。为了使本专利技术的技术方案更加清楚，本领域熟知的工艺步骤及器件结构在此省略。本专利技术的第一方面提供一种晶体管制本文档来自技高网...
【技术保护点】
一种晶体管制作方法，包括：提供衬底，并且在该衬底上形成第一绝缘层；在该第一绝缘层上定义第一器件区；在该第一绝缘层上围绕该第一器件区形成侧墙隔离物；在该第一绝缘层上定义第二器件区，该第二器件区通过该侧墙隔离物与该第一器件区隔离；以及分别在该第一器件区和第二器件区中形成晶体管结构。
【技术特征摘要】
1.一种晶体管制作方法，包括: 提供衬底，并且在该衬底上形成第一绝缘层； 在该第一绝缘层上定义第一器件区； 在该第一绝缘层上围绕该第一器件区形成侧墙隔离物； 在该第一绝缘层上定义第二器件区，该第二器件区通过该侧墙隔离物与该第一器件区隔离；以及 分别在该第一器件区和第二器件区中形成晶体管结构。2.根据权利要求1所述的方法，其中在该第一绝缘层上定义第一器件区的步骤包括: 在该第一绝缘层上顺序淀积第一半导体层和第一掩模层；以及 图案化该第一半导体层和第一掩模层以定义该第一器件区。3.根据权利要求2所述的方法，其中图案化该第一半导体层和第一掩模层的步骤包括: 应用光致抗蚀剂层于该第一掩模层上； 通过光刻形成图案化的光致抗蚀剂 层；以及 以图案化的光致抗蚀剂层为掩模，蚀刻掉第一掩模层和第一半导体层的一部分，从而露出该第一绝缘层的表面。4.根据权利要求2所述的方法，其中在该第一绝缘层上定义第二器件区的步骤包括: 淀积第二半导体层以覆盖该第一绝缘层的露出部分、该侧墙间隔物和该第一掩模层； 淀积第二掩模层以填满该第一绝缘层的露出部分上的该第二半导体层上方的凹槽； 抛光该第二掩模层和第二半导体层，以与该侧墙间隔物和第一掩模层的顶部齐平； 以该第一掩模层和第二掩模层为掩模，移除该侧墙间隔物的侧面上的该第二半导体层；以及 移除该第一掩模层和第二掩模层。5.根据权利要求4所述的方法，其中抛光该第二掩模层和第二半导体层的步骤包括: 抛光第二掩模层以与第一器件区中的第二半导体层的顶部齐平；以及 抛光该第二掩模层和第二半导体层以与该侧墙间隔物和第一掩模层的顶部齐平。6.根据权利要求4所述的方法，其中抛光包括化学机械抛光。7.根据权利要求4所述的方法，其中形成晶体管结构的步骤包括: 在该第一半导体层和第二半导体层上形成栅极堆叠；以及 在所述栅极堆叠之间自对准地形成源漏接触窗，其中该源漏接触窗低于该侧墙间隔物。8.根据权利要求7所述的方法，还包括: 在形成栅极堆叠之前，通过激光照射来退火该第一半导体层和第二半导体层。9.根据权利要求7所述的方法，其中形成栅极堆叠的步骤包括: 在该第一半导体层和第二半导体层上形成栅极电介质。10.根据权利要求9所述的方法，其中形成该栅极堆叠包括: 在该第一半导体层和第二半导体层上形成高k电介质；以及 在该高k电介质上形成金属栅极。11.根据权利要求7所述的方法，还包括:在该栅极堆叠的侧壁形成栅极侧墙隔离物。12.根据权利要求7所述的方法，还包括: 在形成源漏接触窗之前，金属化该第一半导体层和第二半导...
【专利技术属性】
技术研发人员：梁擎擎，钟汇才，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。