一种铜互连结构的制造方法技术

本发明专利技术提供一种铜互连结构的制作方法，包括：提供半导体基底；在所述阻挡层上沉积电介质层；进行沟槽和/或接触孔的刻蚀；在所述电介质层上以及沟槽和/或接触孔内壁上沉积阻障层和种晶层；采用无电镀铜的方法填充沟槽和/或接触孔，形成铜金属层。随后，采用化学电镀铜的方法形成铜金属层，使铜金属薄膜达到指定厚度。最后进行铜金属层的化学机械研磨。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件的制造方法，特别涉及。
技术介绍
随着半导体工艺材料的发展、集成电路制造设备的改进和集成度的提高，半导体器件已经具有深亚微米结构，器件之间的高性能、高密度连接不仅在单个互连层中进行，而且要在多层之间进行互联。因此，通常提供多层互连结构，其中多个互联层互相堆叠，并且层间绝缘膜置于其间，用于连接半导体器件。特别是利用双镶嵌(dual-damascence)工艺形成的多层互连结构，其预先在层间绝缘膜中形成沟槽(trench)和接触孔(via)，然后用导电材料填充所述沟槽和接触孔。由于双镶嵌结构能够避免重叠误差以及解决公知金属工艺的限制，多层互连结构已成为金属互联结构的主流技术。当半导体集成电路最小线宽减小到28nm时，后段制程中的接触孔和沟道的关键尺寸随之缩小，意味着铜互连结构的电镀工艺变得更加困难。在制造工艺中采用普通的电镀铜金属互联结构，如图1A所示，由于电镀铜的过程中在边角处的铜金属沉积速率较快，如图1BlC所示，因而会在铜金属互联结构中形成空隙，如图1D所示，从而导致电性参数和良率的降低，以及产生电迁移率不足等问题。因此，目前急需一种铜金属互连的制作方法，来解决上述问题。
技术实现思路
为解决上述技术问题，本专利技术提出一种铜互连结构的制作方法，包括: 提供半导体基底； 在所述半导体基底上沉积 电介质层； 进行沟槽和/或接触孔的刻蚀； 在所述电介质层上以及沟槽和/或接触孔内壁上沉积阻障层和种晶层； 采用无电镀铜的方法填充沟槽和/或接触孔，形成铜金属层。所述无电镀铜的方法采用银(Ag)、钯(Pd)或镍(Ni)作为催化剂。所述无电镀铜的方法采用次磷酸钠、甲醛或肼(N2H4)作为还原剂。所述无电镀铜的方法采用硫酸铜作为铜离子源。在进行所述无电镀铜的过程中，采用间断电解法保证填充沟槽和/或接触孔的打开。所述电解法的总电解时间为1(Γ60秒，电流密度为f 5A/cm2。在所述无电镀铜的方法之后，还包括采用电镀铜的方法形成铜金属层，使铜金属薄膜达到指定厚度的步骤。还包括进行铜金属层的化学机械研磨的步骤。在沉积电介质层之前还包括形成铜阻挡层的步骤。本专利技术在溅射形成Ta/TaN阻障层后，溅射银金属作为化学镀铜的催化剂；由于无电镀铜的各向同性，因而不会导致产生空隙的瓶颈。在无电镀铜的过程中间断电解，从而保证接触孔和沟道打开。在无电镀铜填充间隙后，采用电镀铜的方法达到指定厚度，从而降低成本。研究表明，采用化学镀铜的方法，相对于电镀铜的方法而言，可以更好地填充间隙并且提高铜金属互连结构与氮化钽(TaN)扩散阻挡层之间的粘合力。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的一个实施例及其描述，用来解释本专利技术的原理。在附图中， 图1A-1D是现有技术中采用普通的化学电镀铜金属互联结构的截面 图2A-2H是根据本专利技术一个实施例制作铜金属互连结构的方法流程中各步骤的截面 图3是根据本专利技术一个实施例制作铜金属互连结构的工艺流程图。符号说明: 图1 100:阻挡层、110:电介质层、120:阻障层和种晶层、130:铜金属层 图2 200:半导体衬底、210:阻挡层、220:电介质层、230:沟槽和/或接触孔、250:阻障层和种晶层、260:铜金属层、270:铝离子注入后的合金层。具体实施例方式接下来，将结合附图更加完整地描述本专利技术，附图中示出了本专利技术的实施例。但是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。首先，如图2A所示，提供一半导体衬底200，所述半导体衬底200包括下部互联。可以用作衬底的含Si半导体材料的例证性例子包括:S1、SiGe、SiC、SiGeC、绝缘体上硅(SOI)或绝缘体上SiGe(SGOI),但不限于此。所述半导体沉底可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅(SOI)基片、外延硅基片、部分处理的基片(包括集成电路及其它元件的一部分)、图案化或未被图案化的基片。为了简化，此处仅以一空白半导体基底图不。接下来，如图2B所示，在所述一半导体衬底200上沉积一阻挡层210。优选地，所述阻挡层210为碳氮化硅(SiNC)材料。接下来，如图2C所示，在所述覆盖层210上沉积电介质层220。所述电介质层220为低介电常数材料(介电常数k〈4)层。所述低介电常数材料层采用化学气相沉积(CVD)或者旋转涂布(Spin-coating deposition, SOD)的方式沉积在半导体基底上,然后经过固化形成电介质层。所述低介电常数材料层例如为含氢娃酸盐类(Hydrogen silsesquioxane,HSQ)、含甲基娃酸盐类(Methylsilsesquioxane, MSQ)、芳香族碳氢化合物(SiLK)、干凝胶(Xeroge I)、超微孔玻璃(Nanoglass)、综合含氢娃酸盐类HSQ和含甲基娃酸盐类MSQ所合成的混合式有机娃氧烧聚合物(Hybrid Organic Siloxane Polymer, HOSP)、基于化学气相沉积碳換杂氧化娃的黑钻石(Black Diamond, BD)等。接着，如图2D所示，在所述电介质层220上进行沟槽和/或接触孔230的刻蚀。所述刻蚀工艺为干法刻蚀。接下来，如图2E所示，在电介质层220上和沟槽和/或接触孔230内壁上沉积一阻障层和一种晶层250。所述阻障层的作用是防止纯铜金属向电介质层的扩散、纯铜金属的氧化，并提高纯铜金属的附着力。由于氮化钽对纯铜金属扩散的阻挡效果好，但结合力差，为了提高所述阻障层与电介质层和金属铜之间的结合力，优选地，在纯铜金属和氮化钽之间沉积一层钽，形成低介电材料-氮化钽-钽-纯铜金属结构。优选地，所述阻障层为氮化钽(TaN)和钽(Ta)的双层结构。所述一种晶层作为化学镀铜过程中的催化剂。优选地，所述种晶层为银(Ag)金属材料。当然，不局限于此，所述阻障层和种晶层250也可采用其它材料。接下来，如图2F 2G所示,采用无电镀铜(electroless-plated)的方法填充沟槽和/或接触孔230，形成铜金属层260。无电镀铜溶液主要是由铜盐、还原剂和催化剂组成，还可以包括、络合剂、稳定剂、pH值调节剂和其它添加剂。其中包括:金属离子源(metalions),为镀层金属的来源；还原剂(reducing agent),将金属离子还原成金属；催化剂(catalyst),使基材表面具有催化性；络合剂(complexing agent),防止氢氧化物沈淀、调节析出速率、防止镀浴分解，使镀浴安定；稳定剂 (stabili本文档来自技高网...

【技术保护点】
一种铜互连结构的制作方法，包括：提供半导体基底；在所述半导体基底上沉积电介质层；进行沟槽和/或接触孔的刻蚀；在所述电介质层上以及沟槽和/或接触孔内壁上沉积阻障层和种晶层；采用无电镀铜的方法填充沟槽和/或接触孔，形成铜金属层。

【技术特征摘要】
1.一种铜互连结构的制作方法，包括: 提供半导体基底； 在所述半导体基底上沉积电介质层； 进行沟槽和/或接触孔的刻蚀； 在所述电介质层上以及沟槽和/或接触孔内壁上沉积阻障层和种晶层； 采用无电镀铜的方法填充沟槽和/或接触孔，形成铜金属层。2.根据权利要求1所述的方法，其特征在于，所述无电镀铜的方法采用银(Ag)、钯(Pd)或镍(Ni)作为催化剂。3.根据权利要求1所述的方法，其特征在于，所述无电镀铜的方法采用次磷酸钠、甲醛或肼(N2H4)作为还原剂。4.根据权利要求1所述的方法，其特征在于，所述无电镀铜的方法采用硫酸铜作为...

【专利技术属性】
技术研发人员：周鸣，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：