鳍式晶体管的鳍部的形成方法技术

一种鳍式晶体管的鳍部的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成具有开口的硬掩膜层；以所述硬掩膜层为掩膜，刻蚀第一深度的所述半导体衬底，在所述半导体衬底形成沟槽；沿平行半导体衬底表面方向刻蚀部分宽度的所述硬掩膜层；在所述沟槽内填充介质层直至所述介质层与所述硬掩膜层齐平；去除所述硬掩膜层；以所述介质层为掩膜，刻蚀第一深度的所述半导体衬底。本发明专利技术的实施例能够同时形成两个鳍部，并且能够减少刻蚀的步骤，提高了效率。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及。
技术介绍
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，Critical Dimension)进一步下降时，即使采用后栅工艺,常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。鳍式场效应晶体管(Fin FET)是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，鳍式场效应晶体管包括:半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14 一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构包括栅介质层(图中未示出)和位于栅介质层上的栅电极12。对于Fin FET，鳍部14的顶部以及两侧的侧壁与栅极结构相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。更多关于鳍式场效应晶体管的结构及形成方法请参考公开号为“US7868380B2”的美国专利。但是，现有的鳍式场效应晶体管的鳍部14的形成工艺通常采用光刻工艺，在半导体衬底表面形成与鳍部14对应的光刻胶图形，以光刻胶图形为掩膜，刻蚀半导体衬底形成凸出的鳍部14，光刻胶图形对应一个鳍部14，形成鳍部14的效率低。
技术实现思路
本专利技术解决的问题是提供一种形成效率高的。为解决上述问题，本专利技术提供一种，包括:提供半导体衬底；在所述半导体衬底表面形成具有开口的硬掩膜层；以所述硬掩膜层为掩膜，刻蚀第一深度的所述半导体衬底，在所述半导体衬底形成沟槽；沿平行半导体衬底表面方向刻蚀部分宽度的所述硬掩膜层；在所述沟槽内填充介质层直至所述介质层与所述硬掩膜层齐平；去除所述硬掩膜层；以所述介质层为掩膜，刻蚀第一深度的所述半导体衬底。可选的，所述沟槽的侧壁为竖直的形貌或为倾斜角度的形貌。可选的，当沟槽的侧壁具有倾斜角度时，倾斜角度为80度至90度。可选的，所述硬掩膜层材料为氮化硅。可选的，所述硬掩膜层厚度为200nm至500nm。可选的，刻蚀所述硬掩膜层的部分宽度为100埃至250埃。可选的，所述介质层的材料为氧化硅。可选的，所述介质层的厚度为200nm至500nm。与现有技术相比，本专利技术具有以下优点:本专利技术的实施例能够同时形成两个鳍部，并且能够减少刻蚀的步骤，提高了效率。进一步地，本专利技术的实施例能够同时形成两个形貌不同的鳍部且不需要额外的光刻步骤，减少工艺步骤和制造成本。附图说明图1是现有技术的一种鳍式场效应晶体管的立体结构示意图；图2是本专利技术的实施例的流程示意图；图3至图10是本专利技术的实施例的的过程示意图。具体实施例方式由
技术介绍
可知，现有的鳍式场效应晶体管的鳍部14的形成工艺通常采用光刻工艺，在半导体衬底表面形成与鳍部14对应的光刻胶图形，以光刻胶图形为掩膜，刻蚀半导体衬底形成凸出的鳍部14，光刻胶图形对应一个鳍部14，形成鳍部14的效率低。此外，本专利技术的专利技术人还发现，采用现有技术形成的鳍部14形貌通常类似，无法采用一次光刻工艺形成形貌不同的鳍部14，在形成鳍式CMOS晶体管，当NMOS晶体的鳍部与PMOS的鳍部形貌要求不同时，需要额外的光刻工艺，才能满足上述的需求，这样增加了工艺步骤和制造成本。为此，本专利技术的专利技术人提供一种鳍部的形成方法，请参考图2，包括如下步骤:步骤S101，提供半导体衬底；步骤S102，在所述半导体衬底表面形成具有开口的硬掩膜层；步骤S103，以所述硬掩膜层为掩膜，刻蚀第一深度的所述半导体衬底，在所述半导体衬底形成沟槽；步骤S104，沿平行半导体衬底表面方向刻蚀部分宽度的所述硬掩膜层；步骤S105，在所述沟槽内填充介质层直至所述介质层与所述硬掩膜层齐平；步骤S106，去除所述硬掩膜层；步骤S107，以所述介质层为掩膜，刻蚀第一深度的所述半导体衬底；步骤S108,去除所述介质层。下面结合以具体实施例对本专利技术的鳍部的形成方法做详细描述，图3 图10为本专利技术具体实施例的形成鳍部的形成方法的剖面结构示意图。请参考图3，提供半导体衬底100。所述半导体衬底100为后续形成鳍部提供工作平台，所述半导体衬底100可以为η型硅衬底、P型硅衬底或者SOI衬底。请依旧参考图3，在所述半导体衬底100表面形成具有开口 101的硬掩膜层110。所述硬掩膜110作用刻蚀半导体衬底100的掩膜，所述硬掩膜110的材料为氮化硅，所述硬掩膜110的厚度为200nm至500nm。所述开口 101的尺寸与待形成的两个鳍部的间距对应，在本实施例中，所述开口101的宽度对应于待形成的两个鳍部的间距。请参考图4，以所述硬掩膜层110为掩膜，刻蚀第一深度的所述半导体衬底100，在所述半导体衬底100形成沟槽102。所述沟槽102用于定义后续形成的两个鳍部的间距，所述沟槽102的深度(即第一深度)用于定义后续形成的鳍部的长度，本领域的技术人员可以根据实际制造的鳍部选择所述沟槽102深度，在这里特意说明，不应过分限制本专利技术的保护范围。所述沟槽的形貌可以是侧壁为竖直的形貌也可以是侧壁具有倾斜角度的形貌，请参考图5，当所述沟槽的形貌是侧壁为竖直的形貌时，采用本专利技术实施例的方法可以形成形貌相同的两个鳍部；在本实施例中，请参考图4，所述沟槽102的形貌是侧壁具有倾斜角度的形貌，沟槽102的侧壁具有倾斜角度时，能够形成形貌不同的两个鳍部，进一步地，可以根据NMOS和PMOS对鳍部需求不同，采用一步形成两个不同形貌的鳍部，且满足NMOS和PMOS对鳍部需求。具体地，当沟槽102的侧壁具有倾斜角度时，倾斜角度为80度至90度时，满足NMOS和PMOS对鳍部需求效果佳。所述刻蚀工艺可以为干法刻蚀工艺，在刻蚀侧壁为竖直的形貌的沟槽时，采用聚合物保护侧墙的干法刻蚀工艺，刻蚀气体为SF6、CF4、CHF3、HBr、Cl2、O2其中之一或者上述刻蚀气体的组合，形成竖直的形貌的沟槽；在刻蚀壁为倾斜的形貌的沟槽时，可以采用干法刻蚀工艺，刻蚀气体为SF6、CF4、CHF3其中之一与氧气的组合或者上述刻蚀气体的组合，具有倾斜角度形貌的沟槽。下面以沟槽102的侧壁具有倾斜角度对本专利技术的鳍部的形成方法做示范性说明，所述沟槽的侧壁为竖直的形貌可以相应参考本实施例。请参考图6，沿平行半导体衬底100表面方向刻蚀部分宽度的所述硬掩膜层110。去除部分宽度的所述硬掩膜层110的作用为定义待形成的两个鳍部的顶部宽度。刻蚀部分宽度的所述硬掩膜层110的工艺为湿法刻蚀工艺，具体地，采用热磷酸浸泡去除部分宽度的所述硬掩膜层110，需要说明的是，在去除过程中会损失部分厚度的所述硬掩膜层110，但对本专利技术的实施例的鳍部的形成方法无不利影响，且在本实施例中，刻蚀的部分宽度为100埃至250埃，上述宽度对于所述硬掩膜层110的整体厚度而言，完全可以忽略影响。请参考图7，在所述沟槽102内填充介质层120直至所述介质层120与所述硬掩膜层110齐平。所述介质层120的材料为氧化娃,所述介质层120的厚度为200nm至500nm。具体地，采用化学气相沉积工本文档来自技高网...

【技术保护点】
一种鳍式晶体管的鳍部的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底表面形成具有开口的硬掩膜层；以所述硬掩膜层为掩膜，刻蚀第一深度的所述半导体衬底，在所述半导体衬底形成沟槽；沿平行半导体衬底表面方向刻蚀部分宽度的所述硬掩膜层；在所述沟槽内填充介质层直至所述介质层与所述硬掩膜层齐平；去除所述硬掩膜层；以所述介质层为掩膜，刻蚀第一深度的所述半导体衬底。

【技术特征摘要】
1.一种鳍式晶体管的鳍部的形成方法，其特征在于，包括: 提供半导体衬底； 在所述半导体衬底表面形成具有开口的硬掩膜层； 以所述硬掩膜层为掩膜，刻蚀第一深度的所述半导体衬底，在所述半导体衬底形成沟槽； 沿平行半导体衬底表面方向刻蚀部分宽度的所述硬掩膜层； 在所述沟槽内填充介质层直至所述介质层与所述硬掩膜层齐平； 去除所述硬掩膜层； 以所述介质层为掩膜，刻蚀第一深度的所述半导体衬底。2.按权利要求1所述的鳍部的形成方法，其特征在于，所述沟槽的侧壁为竖直的形貌或为倾斜角度的形貌。3.按权利要求2所述的...

【专利技术属性】
技术研发人员：鲍宇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：