非整数倍并串映射的多路复用器数据延时的校准方法及装置制造方法及图纸

本发明专利技术公开了一种非整数倍并串映射的多路复用器数据延时的校准方法及装置，该方法包括：获取低速变量，所述低速变量为多路复用器接收校准用校验码流后，其输出侧根据所述校准用校验码流输出的低速变量；根据所述低速变量判断是否存在数据延时，若存在，对所述数据延时进行补偿完成数据延时的校准。该方法通过驱动器的低速变量对数据延时情况和无数据延时情况下的差异进行校准，不识别具体数据流，无复杂的高速数据处理，可准确、简单、成本低的校准高速端口的skew延时，从而提高光信号在传输系统中的PMD容限。

【技术实现步骤摘要】

本专利技术涉及通信领域，尤其涉及一种对非整数倍并串映射引起多路复用器的高速端口数据延时的校准方法及装置。
技术介绍
100G标准协议中规定单板与模块的数据接口为10路，业界通用的100G码型是DP-QPSK (Polarization Multiplexed Quard Phase Shift Keying),对应的是 4 路高速数据，模块内部需要MUX(MultipleXer)芯片进行并串转换。但并串转换有可能是非整数倍关系。典型的非整数倍串并转换如图1所示，使用MUX芯片将并行10路信号并串合成为4路闻速彳目号，完成低速到闻速的并串转换。但10:4并串映射关系会引起闻速端口固有Skew,从奇比特开始映射和从偶比特开始映射，Data和Data[2，3]的数据会发生交换，并有50%概率产生IUI (A unit of time)的skew延时，如果MUX芯片的高速端口有mi的延时，100G DP-QPSK发端就会导致X，Y偏振引入了固定的IUI PMD色散，会降低系统的PMD容限。为保证系统的PMD容限，需要对10:4并串映射引起高速端口的SKEW进行校准，目前对skew校准一般采用白盒校准方式:MUX芯片增加数据识别功能(帧头识别)，根据帧头校准skew (如0TL4.10)。具体是使MUX芯片增加数据识别功能(帧头识别)，MUX芯片内部通过帧头或者数据对齐高速端口的数据。但该方法至少存在以下缺点:①增加MUX芯片的复杂度，技术难度较复杂，功耗增大对帧头或数据有特殊要求，否则容易产生误判，灵活性差，如使用0TL4.10接口，如果是非标准数据流，对齐机制无法正常工作目前普通的MUX芯片不具有数据识别功能(即帧头识别)功能。
技术实现思路
本专利技术实施方式要解决的技术问题是提供一种非整数倍并串映射的多路复用器数据延时的校准方法及装置，用于提高数据延时校准的效率。解决上述技术问题的技术方案如下:本专利技术实施方式提供一种非整数倍并串映射的多路复用器数据延时的校准方法，包括:获取低速变量，所述低速变量为多路复用器接收校准用校验码流后，其输出侧根据所述校准用校验码流输出的低速变量；根据所述低速变量判断是否存在数据延时，若存在，对所述数据延时进行补偿完成数据延时的校准。本专利技术实施方式还提供一种非整数倍并串映射的多路复用器数据延时的校准装置，包括:获取模块、判断模块和补偿模块；其中，所述获取模块，用于获取低速变量，所述低速变量为多路复用器接收校准用校验码流后，其输出侧根据所述校准用校验码流输出的低速变量，并将所述低速变量发送给所述判断模块；所述判断模块，用于接收所述获取模块获取的低速变量，根据所述低速变量判断是否存在数据延时；所述补偿模块，用于在所述判断模块的判断结果为存在数据延时的情况下，对数据延时进行补偿完成数据延时的校准。本专利技术实施方式提供的方法，通过多路复用器接收校准用校验码流输出后其输出一侧的低速变量，对数据延时情况和无数据延时情况下的差异进行比对后通过对数据延时补偿来完成校准，不识别具体数据流，无复杂的高速数据处理，可准确、简单、成本低的校准高速端口的数据延时(skew延时)，提高校准效率。从而提高光信号在传输系统中的PMD(Polarization Mode Dispersion,偏振模色散)容限。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。图1为本专利技术实施例提供的校准方法流程示意图；图2为本专利技术实施例提供的10:4并串映射关系引起闻速端口 skew延时校准的框图；图3为本专利技术实施例提供的校准方法流程示意图；图4为本专利技术实施例提供的驱动器的低速变量作为反馈量的skew延时校准示意图；图5为本专利技术实施例提供的串行高速端口的低速变量作为反馈量的skew延时校准示意图；图6为本专利技术实施例提供的光调制器的低速变量作为反馈量的skew延时校准示意图；图7为本专利技术实施例提供的校准装置示意图。具体实施例方式下面结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术的保护范围。下面将结合附图对本专利技术实施例作进一步地详细描述。实施例一本专利技术实施例提供一种非整数倍并串映射的多路复用器数据延时(skew延时)的校准方法，可以对非整数倍并串映射引起的高速端口的数据延时(skew延时)进行校准；如图1所示，该方法包括以下步骤:S101、获取低速变量，所述低速变量为多路复用器接收校准用校验码流后，其输出侧根据所述校准用校验码流输出的低速变量；S102、根据低速变量判断是否存在数据延时，若存在，执行步骤S103 ;若不存在，转到步骤S104 ；S103、对数据延时进行补偿完成对数据延时(skew延时)的校准；S104、完成。上述方法中，多路复用器接收的校准用校验码流为:帧处理芯片(Frame chip)向所述多路复用器发送的校准用校验码流，所述帧处理芯片连接所述多路复用器的输入端口。上述方法中，校准用校验码流可采用下表所示码流:本文档来自技高网...

【技术保护点】
一种非整数倍并串映射的多路复用器数据延时的校准方法，其特征在于，包括：获取低速变量，所述低速变量为多路复用器接收校准用校验码流后，其输出侧根据所述校准用校验码流输出的低速变量；根据所述低速变量判断是否存在数据延时，若存在，对所述数据延时进行补偿完成数据延时的校准。

【技术特征摘要】
1.一种非整数倍并串映射的多路复用器数据延时的校准方法，其特征在于，包括: 获取低速变量，所述低速变量为多路复用器接收校准用校验码流后，其输出侧根据所述校准用校验码流输出的低速变量； 根据所述低速变量判断是否存在数据延时，若存在，对所述数据延时进行补偿完成数据延时的校准。2.如权利要求1所述的方法，其特征在于，所述多路复用器接收的校准用校验码流为: 帧处理芯片向所述多路复用器发送的校准用校验码流，所述帧处理芯片连接所述多路复用器的输入端口。3.如权利要求1或2所述的方法，其特征在于，所述多路复用器接收的校准用校验码流为:4.如权利要求1或2所述的方法，其特征在于，所述低速变量包括: 所述多路复用器输出的直流电压值；或者， 所述多路复用器输出侧连接的驱动器的低速变量；或者， 所述驱动器连接的光调制器的低速变量，所述驱动器连接所述多路复用器输出侧。5.如权利要求4所述的方法，其特征在于， 所述驱动器的低速变量为:驱动器的偏置点电压值，或驱动器的偏置电流值； 所述光调制器的低速变量为:光调制器的光电二极管的输出电流值或电压值。6.如权利要求5所述的方法，其特征在于， 若所述低速变量为所述驱动器的偏置点电压值或所述光电二极管的输出电压值或所述多路复用器输出的直流电压值，则根据所述低速变量判断是否存在数据延时具体包括:判断所述电压值与存在数据延时的同种电压值是否相匹配，若是则确定存在数据延时，若否则确定不存在数据延时； 若所述低速变量为所述驱动器的偏置点电流值或所述光电二极管的输出电流值，则根据所述低速变量判断是否存在数据延时具体包括:判断所述电流值与存在数据延时的同种电流值是否相匹配，若是则确定存在数据延时，若否则确定不存在数据延时。7.一种非整数倍并串映射的多路复用器数据延时的校准装置，其特征在于，包括: 获取...

【专利技术属性】
技术研发人员：伍兵，汪永忠，吴双元，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：