本发明专利技术涉及一种光电探测器芯片制作方法，采用湿法刻蚀隔离成型工艺取代现有的化合物半导体光电探测器芯片加工中干法刻蚀隔离成型工艺；采用以双苯基环丁烯钝化工艺取代现有的化合物半导体光电光电探测器芯片加工中化学气相沉积钝化工艺。本发明专利技术旨在最大限度地降低光电探测器制作中由于加工工艺引入的附加暗电流。
【技术实现步骤摘要】
本专利技术涉及半导体光电子材料及器件领域，特别是涉及一种。
技术介绍
半导体光电探测器是用途最广泛的一类光电子器件，基于化合物半导体体材料和外延材料的光电探测器可覆盖广阔的探测波段。对于半导体光电探测器而言，暗电流是决定其性能的最重要参数之一，直接决定了其噪声特性，也即其探测微弱信号的能力。在制作化合物半导体光电探测器芯片的过程时，目前常规流程中普遍采用了基于等离子体的加工工艺。如图1所示，在台面型器件的制作中常采用反应离子刻蚀(RIE)、电感耦合等离子刻蚀(ICPE)等干法台面刻蚀隔离成型工艺；在器件钝化中常采用等离子增强化学气相沉积(PECVD)、电感耦合等离子化学气相沉积(ICP-CVD)工艺淀积Si3N4或SiO2等介质膜对芯片进行钝化。由于等离子体所携带的较高能量和由此产生的高物理和化学活性，采用基于等离子体的加工工艺具有一系列特点，如干法刻蚀中易于获得陡峭的边缘，介质膜淀积中易于获得高质量的介质膜等。随着技术的进步，在传统等离子工艺上发展起来的电感耦合等离子(ICP)工艺可进一步改善能量耦合的效率，从而获得更好的工艺效果如更高的刻蚀速率、更低的反应温度和更佳的成膜质量等，因此在各类器件的芯片制作工艺中得到广泛应用。然而，正是由于等离子体所携带的较高的粒子能量，也使其在加工过程中会对芯片造成一定的损伤，这种损伤往往并不局限于芯片的浅表面而会深入芯片的内部，因此很难采用合适的方法消除。通过调节优化工艺参数如射频耦合功率、气体流量等可以在一定程度上减少等离子体引入的损伤，但无法从根本上避免这种损伤。由于等离子体所具有的较高能量，损伤常会深入表面以下数微米，难以用表面轻微化学腐蚀的方法去除，也无法用退火等方法完全消除。对于一些种类的器件而言，如其工作在较大的电流下等离子体引入的损伤对器件性能也许并无明显影响，但对于光电探测器这种常工作于小电流的器件，等离子体损伤引起的晶格缺陷将会产生显著的附加暗电流。对于本身暗电流很小的器件，这个附加的暗电流有可能起到主导地位，这就会使得器件性能明显劣化。等离子体造成的损伤和半导体材料本身的性质也密切相关，对不同的半导体材料和不同的器件结构也不相同。对于禁带较窄、化学键较弱、化学稳定性较差的半导体材料，等离子体工艺造成的损伤较为显著，而这些材料正是制作光电探测器最常用的材料。对于禁带较宽、化学键较强、化学稳定性较好的材料，由于其本身的暗电流较小，等离子体损伤引起的附加暗电流的相对影响就会十分显著。这些因素综合使得等离子体加工工艺对光电探测器性能的影响要明显大于对其他一些种类器件的影响。
技术实现思路
本专利技术所要解决的技术问题是提供一种，从根本上避免携带高能量的等离子体对器件芯片造成的损伤，最大限度地降低光电探测器制作中由于加工工艺引入的附加暗电流。本专利技术解决其技术问题所采用的技术方案是:提供一种，采用湿法刻蚀隔离成型工艺取代现有的化合物半导体光电探测器芯片加工中干法刻蚀隔离成型工艺；采用以双苯基环丁烯钝化工艺取代现有的化合物半导体光电光电探测器芯片加工中化学气相沉积钝化工艺。所述包括以下步骤:( I)将生长好的外延片用光刻胶光刻工艺形成台面图形，并用湿法腐蚀工艺形成隔尚台面；(2)在已形成的隔离台面上涂覆以双苯基环丁烯，经过前烘后直接光刻窗口图形；(3)用以双苯基环丁烯显影液在水浴下进行显影，经后烘预固化后采用分步升温方法进行以双苯基环丁烯固化；(4)采用光刻法形成电极图形，用蒸发或溅射方法淀积金属电极材料，剥离形成电极图形；(5)完成光电探测器芯片制作。所述步骤(I)中采用体积比为10:5:1:50的HBr、HC1、H202和H2O的混合溶液进行台面腐蚀。所述步骤(I)中通过选择腐蚀时间将腐蚀深度控制在探测器的光吸收层中部以下的位置。所述步骤(2)中涂覆的以双苯基环丁烯为光敏以双苯基环丁烯。所述步骤(2)中前烘的温度为70°C。所述步骤(3)在40°C水浴下进行显影。所述步骤(3)中后烘的温度为80°C。所述步骤(3)中采用分步升温方法进行以双苯基环丁烯固化时，当温度达到210°C后维持60min再自然降温。有益效果由于采用了上述的技术方案，本专利技术与现有技术相比，具有以下的优点和积极效果:本专利技术避免采用涉及等离子体的加工工艺，如干法刻蚀、等离子增强沉积钝化等，从而从根本上避免携带高能量的等离子体对器件芯片造成的损伤，最大限度地降低光电探测器制作中由于加工工艺引入的附加暗电流。整个工艺流程中避免采用价格昂贵、运行成本高的等离子体设备，也可降低成本和方便操作。本专利技术具有工艺简单，所需设备少，成本低，操作方便等优点，既可适用于具有PN或PIN结构的光伏型台面结构光电探测器件，也可以适用于其他具有台面结构的光导型光电探测器件；PN或PIN结构可以采用外延原位成结，也可以采用大面积扩散成结；基于同样的原理，这种免等离子工艺流程经过改良还可以应用于其他种类半导体器件的制作，因此是一种普适的工艺流程，具有良好的通用性。附图说明图1是现有技术中制作光电探测器件的流程图；图2是本专利技术的流程图。具体实施例方式下面结合具体实施例，进一步阐述本专利技术。应理解，这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围。此外应理解，在阅读了本专利技术讲授的内容之后，本领域技术人员可以对本专利技术作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。本专利技术确定了在光电探测器芯片制作工艺流程中采用不会引入附加损伤的湿法刻蚀(包括选择性湿法刻蚀)隔离成型工艺取代现有技术中化合物半导体光电探测器芯片加工中常用的反应离子刻蚀(RIE)、电感耦合等离子刻蚀(ICPE)等干法刻蚀隔离成型工艺；同时采用不会引入附加损伤的BCB (B-stagedbisbenzocy clobutene)钝化工艺取代现有技术中化合物半导体光电探测器芯片加工中常用的等离子增强化学气相沉积(PECVD)、电感耦合等离子化学气相沉积(ICP-CVD)等钝化工艺，所述的钝化工艺流程中可采用具有光敏特性的BCB以方便工艺加工。以下以Ina53Gaa47As光电探测器及其阵列结构的制备为例说明采用免等离子工艺流程进行器件制作的方法和步骤，这些方法和步骤可以直接推广到其他具有PN或PIN台面结构的化合物半导体光电探测器的制作，只要对湿法化学腐蚀溶液的配方根据材料的种类和结构进行调整即可。对于其他种类的探测器制作也可参照这些方法和步骤进行。具体方法和步骤如下:(I)采用半绝缘或导电InP单晶材料作为探测器或阵列的衬底，用分子束外延方法生长I μ mlnP材料作为缓冲层并用Si进行高掺杂(同时作为半绝缘衬底的下接触层)，生长2.5 μ HiIna53Gaa47As材料作为吸收层进行低掺杂Si或不掺杂，生长I μ m InP宽禁带材料作为窗口层并用Be进行高掺杂，在吸收层和窗口层之间构成PN结；(2)生长好的外延片先用常规光刻胶光刻工艺形成台面图形，用湿法腐蚀工艺形成隔离台面。本实施例中采用体积比为10:5:1:50的HBr、HCl、H202和H2O的混合溶液进行台面腐蚀，通过选择腐蚀时间将腐蚀深度控制在达到Ina53Gaa47As光吸收层中部以下；(3)在已形成隔离台面的片子上先涂增粘剂AP3000，再涂覆CYCL0TENE402本文档来自技高网...
【技术保护点】
一种基于免等离子工艺降低暗电流的光电探测器芯片制作方法，其特征在于，采用湿法刻蚀隔离成型工艺取代现有的化合物半导体光电探测器芯片加工中干法刻蚀隔离成型工艺；采用以双苯基环丁烯钝化工艺取代现有的化合物半导体光电光电探测器芯片加工中化学气相沉积钝化工艺。
【技术特征摘要】
1.一种基于免等离子工艺降低暗电流的光电探测器芯片制作方法，其特征在于，采用湿法刻蚀隔离成型工艺取代现有的化合物半导体光电探测器芯片加工中干法刻蚀隔离成型工艺；采用以双苯基环丁烯钝化工艺取代现有的化合物半导体光电光电探测器芯片加工中化学气相沉积钝化工艺。2.根据权利要求1所述的基于免等离子工艺降低暗电流的光电探测器芯片制作方法，其特征在于，包括以下步骤: (1)将生长好的外延片用光刻胶光刻工艺形成台面图形，并用湿法腐蚀工艺形成隔离台面； (2)在已形成的隔离台面上涂覆以双苯基环丁烯，经过前烘后直接光刻窗口图形； (3)用以双苯基环丁烯显影液在水浴下进行显影，经后烘预固化后采用分步升温方法进行以双苯基环丁烯固化； (4)采用光刻法形成电极图形，用蒸发或溅射方法淀积金属电极材料，剥离形成电极图形； (5)完成光电探测器芯片制作。3.根据权利要求2所述的基于免等离子工艺降低暗电流的光电探测器芯片制作方法，其特征在于，所述步骤(I)中采用体积比为10:5:1:50的HBr、HC1、H2O2和H2O...
【专利技术属性】
技术研发人员：张永刚，顾溢，李好斯白音，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。