多功能模式的时钟树生成电路制造技术

本实用新型专利技术涉及电子领域，公开了一种多功能模式的时钟树生成电路。本实用新型专利技术中，包含：至少两个对应不同功能模式的单独时钟源；用于选择功能模式的选择器，所述选择器与各所述单独时钟源通过电路相连；与所述选择器相连的统一时钟源；与所述统一时钟源通过电路相连的寄存器，所述时钟树生成在该统一时钟源与该寄存器之间；其中，在各所述单独时钟源至所述选择器的各路径中，至少有一条路径上不存在延迟时序电路。简化了时钟树电路，从而达到芯片面积小，功耗小，缩短后续验证流程，减少收敛时长等目的，也更加有利于布局布线。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及电子领域，特别涉及时钟树的生成电路。
技术介绍
对于多功能模式的时钟树生成电路，传统设计如图1所示，采用每个功能模式下都实现一次时钟树电路，且从对应的功能模式的单独时钟源起生成。由于每个功能模式都要在不同单独时钟源头生成时钟树，而单独时钟源到最终寄存器端有逻辑重叠，造成静态时序收敛叠代次数比较多，所需要的器件也比较多，如每个单独时钟源至用于选择工作模式的选择器之间的路径(如图1中的so、SI)上各自存在延迟时序电路，因此后续验证流程比较长，存在浪费芯片面积，功耗大，收敛时间长等问题。
技术实现思路
本技术的目的在于提供一种多功能模式的时钟树生成电路，使得时钟树电路的生成可以通过更小的芯片面积，功耗实现，更加有利于布局布线，也缩短了后续验证流程，从而减少收敛时长。为解决上述技术问题，本技术提供了一种多功能模式的时钟树生成电路，包含至少两个对应不同功能模式的单独时钟源；用于选择功能模式的选择器，所述选择器与各所述单独时钟源通过电路相连；与所述选择器相连的统一时钟源；与所述统一时钟源通过电路相连的寄存器，所述时钟树生成在该统一时钟源与该寄存器之间；其中，在各所述单独时钟源至所述选择器的各路径中，至少有一条路径上不存在延迟时序电路。本技术实施方式相对于现有技术而言，从统一时钟源起生成时钟树，即将产生多功能模式时钟树的多个点，合并成一个点。由于各单独时钟源到统一时钟树源，最短路径上无延迟时序电路，即在各个单独时钟源到统一时钟源的最短时序路径电路上，不存在平衡时序的延迟电路。因此简化了时钟树电路，从而达到芯片面积小，功耗小，缩短后续验证流程，减少收敛时长等目的，也更加有利于布局布线。附图说明图1是根据现有技术的多功能模式的时钟树生成电路结构示意图；图2是根据本技术一较佳实施方式的多功能模式的时钟树生成电路结构示意图。具体实施方式为使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本技术各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。本技术的一较佳实施方式涉及一种多功能模式的时钟树生成电路。具体结构如图2所示。该多功能模式的时钟树生成电路包含至少两个对应不同功能模式的单独时钟源(在本实施方式中为2个单独时钟源单独时钟源O与单独时钟源I);选择器，用于选择功能模式；与该选择器相连的统一时钟源；与该统一时钟源通过电路相连的寄存器，时钟树生成在该统一时钟源与该寄存器之间。其中，选择器与各单独时钟源通过电路相连，在各单独时钟源至选择器的各路径中，至少有一条路径上不存在延迟时序电路。不存在延迟时序电路的路径为各路径中的最短路径。具体地说，在本实施方式中，时钟树的生成电路可实现功能模式O与功能模式I。功能模式O所对应的单独时钟源为单独时钟源O ;功能模式I所对应的单独时钟源为单独时钟源I。并且，在本实施方式中，单独时钟源O至选择器的路径(SO)为最短路径。因此，如图2所示，在单独时钟源I至选择器之间的路径(SI’)上，存在延迟时序电路，而在单独时钟源O至选择器之间的路径(so’)上，不存在延迟时序电路。该选择器包含至少一个信号输入端和至少一个信号输出端；信号输入端用于接收选择的功能模式的指示信号，信号输出端用于连接该统一时钟源。在该统一时钟源至寄存器的路径上也设置有时序电路，与现有技术相同，在此不再赘述。本实施方式的原理如下对于功能模式O与功能模式1，找出最后选择输出公共点(即本实施方式中的用于选择功能模式的选择器)，得到统一时钟源。然后，从该统一时钟源作为新的时钟源头，生成时钟树电路。在该统一时钟源生成完整时钟树并且完成绕线后，将网表以及寄生参数导入静态时序分析工具，分析各个单独时钟源至选择器的路径下的时序违规情况。并根据时序违规情况，在非最短路径上设置延迟时序电路，而在最短路径上不需要加任何延迟电路，以满足静态时序要求。最终得到如图2所示的电路。本领域技术人员可以理解，在本实施方式中，由于将产生多功能模式时钟树的多个点，合并成一个点(统一时钟树源)，在新的统一时钟源生成时钟树，简化了时钟树结构。而且，由于各单独时钟源到统一时钟树源，最短路径上无延迟时序电路，因此，不但能节省芯片面积，节省功耗，节约成本，减少收敛时长，也更加有利于布局布线，而且，对传统流程也没有太多的变动，从而对现有技术实现较好的兼容。本领域的普通技术人员可以理解，上述各实施方式是实现本技术的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本技术的精神和范围。本文档来自技高网...

【技术保护点】
一种多功能模式的时钟树生成电路，其特征在于，包含：至少两个对应不同功能模式的单独时钟源；用于选择功能模式的选择器，所述选择器与各所述单独时钟源通过电路相连；与所述选择器相连的统一时钟源；与所述统一时钟源通过电路相连的寄存器，所述时钟树生成在该统一时钟源与该寄存器之间；其中，在各所述单独时钟源至所述选择器的各路径中，至少有一条路径上不存在延迟时序电路。

【技术特征摘要】
1.一种多功能模式的时钟树生成电路,其特征在于,包含 至少两个对应不同功能模式的单独时钟源； 用于选择功能模式的选择器，所述选择器与各所述单独时钟源通过电路相连； 与所述选择器相连的统一时钟源； 与所述统一时钟源通过电路相连的寄存器，所述时钟树生成在该统一时钟源与该寄存器之间； 其中，在各所述单独时钟源至所述选择器的各路径中，至少有一条路径上不存在延迟时序电路。2.根据权利要求1所述的多功能模式的时钟树生成...

【专利技术属性】
技术研发人员：李长征，
申请(专利权)人：上海宇芯科技有限公司，
类型：实用新型
国别省市：