【技术实现步骤摘要】
本专利技术涉及一种无线通信网络物理层的信息处理方法，尤其是涉及。
技术介绍
在无线网络中，链路自适应是提高无线网络系统性能的一种重要技术。目前在几乎所有的无线通信系统，如3G和LTE，都在发送端动态调整信道编码和调制以适用信道条件，以达到优化的无线通信系统性能的目的。这种方式称为发送端链路自适应，主要实现技术有AMC和HARQ，以及两种方法的混合模式。但是，这种发送端实现的链路自适应有其固有的缺陷，一是需要接收端反馈准确的信道状态信息，二是速率动态调整范围有限，而且其速率调整呈阶梯状。接收端链路自适应方案克服了以上缺点，其工作原理是发送端连续不断的发送调制信息，接收端每收到一定数量的新数据后进行所有接收数据的解调。接收端链路自适应从根本上解决了反馈信道的延时和出错问题，在卫星通信和移动通信中具有广阔的应用前景。
技术实现思路
本专利技术的目的就是为了克服上述现有技术存在的缺陷而提供，该方法将接收端链路自适应的理论研究转化为实用技术，系统吞吐量大，计算复杂度低，同时可以避免高度并行带来的内存访问冲突。本专利技术的目的可以通过以下技术方案来实现，包括以下步骤 (I)乒乓输入模块采用兵乓输入的串行接收数据，进行处理后发送至两个数据缓冲区后，以一定的周期从两个数据缓冲区间隔读写数据，并发送给译码器；(2)译码器在接收到数据后，由迭代水平迭代单元和垂直迭代单元分别进行迭代处理，再由多个判决单元对数据进行硬判决，然后将判决结果并行发送给乒乓输出模块；(3)乒乓输出模块并行接收译码器中判决单元输出的判决结果，转换为串行数据，并输出。步骤(I)中的乒乓输入模块包括用于数据写...
【技术保护点】
一种面向接收端链路自适应的译码信息处理方法，其特征在于，包括以下步骤：(1)乒乓输入模块采用兵乓输入的串行接收数据，进行处理后分配至两个数据缓冲区后，以一定的周期从两个数据缓冲区间隔读写数据，并发送给译码器；(2)译码器在接收到数据后，由迭代水平迭代单元和垂直迭代单元分别进行迭代处理，再由多个判决单元对数据进行硬判决，然后将判决结果并行发送给乒乓输出模块；(3)乒乓输出模块并行接收译码器中判决单元输出的判决结果，转换为串行数据，并输出。
【技术特征摘要】
1.一种面向接收端链路自适应的译码信息处理方法，其特征在于，包括以下步骤 (1)乒乓输入模块采用兵乓输入的串行接收数据，进行处理后分配至两个数据缓冲区后，以一定的周期从两个数据缓冲区间隔读写数据，并发送给译码器； (2)译码器在接收到数据后，由迭代水平迭代单元和垂直迭代单元分别进行迭代处理，再由多个判决单元对数据进行硬判决，然后将判决结果并行发送给乒乓输出模块； (3)乒乓输出模块并行接收译码器中判决单元输出的判决结果，转换为串行数据，并输出。2.根据权利要求1所述的一种面向接收端链路自适应的译码信息处理方法，其特征在于，步骤(I)中的乒乓输入模块包括用于数据写入的Writer单元、用于数据计算的Calculation单元、用于数据读取的Reader单元以及第一数据缓冲区和第二数据缓冲区，步骤(I)的具体处理步骤为 (11)第一数据缓冲区乒乓写操作 Writer单元将串行接收到的数据进行转换，转换成多组并行数据，存储在第一数据缓冲区中； Calculation单元根据输入的信道信噪比，通过查表计算得到I/ o数据，并通过Writer单元写入第一数据缓冲区中，其中，o为信道噪声标准差系数； Writer单元对第一缓冲区完成写入操作后，向Reader单元发送读使能信号； (12)第一数据缓冲区乒乓读操作 Reader单元接收到来自Writer单元和译码器的使能信号后，从第一数据缓冲区读取数据，发送给译码器； Reader单元读取完第一数据缓冲区的数据后，发送一个进行第二数据缓冲区乒乓写操作的使能信号给Writer单元； (13)第二数据缓冲区乒乓写操作 Writer单元将串行接收到的数据进行转换，转换成多组并行数据，存储在第二数据缓冲区中； Calculation单元根据输入的信道信噪比，通过查表计算得到I/o数据，并通过Writer单元写入第二数据缓冲区中； Writer单元对第二缓冲区完成写入操作后，向Reader单元发送读使能信号； (14)第二数据缓冲区乒乓读操作 Reader单元接收到来自Writer单元和译码器的使能信号后，从第二数据缓冲区读取数据，发送给译码器； Reader单元读取完第二数据缓冲区的数据后，发送一个进行第一数据缓冲区乒乓写操作的使能信号给Writer单元； (15)重复步骤(11) (14)，以一定周期对两个数据缓冲区间隔进行数据读写。3.根据权利要求1所述的一种面向接收端链路自适应的译码信息处理方法，其特征在于，步骤(2)中的译码器由包含LXL个硬件模块，每个硬件模块由存储单元Memory bank、随机地址发生器RAG、水平迭代单元HUP、垂直迭代单元VUP和硬判决器HD组成，每个硬件模块内的存储单元通过水平数据过滤器HDF进行水平连接，通过垂直数据过滤器VDF进行垂直连接，所述的随机地址发生器连接存储单元，所述的水平迭代单元连接水平数据过滤器，所述的垂直迭代单元连接垂直数据过滤器，所述的水平迭代单元内包含有用于进行迭代处理的概率卷积表； 译码器的硬件构架时序由平迭代单元和的垂直迭代单元的时钟周期数kc和kv来控制，所述的水平迭代单元和垂直迭代单元之间串行交替执行，共进行16次迭代处理，其中前15次迭代的垂直处理为垂直迭代单元，最后I次迭代的垂直处理为硬判决器； 在迭代的水平处理中，共有L行并行，共64个水平迭代单元同时处理，在迭代的垂直处理中，共有L列并行，共64个垂直迭代单元同时处理，在判决处理时，共有L个硬判决器并行处理； 存储单元内的数据存储块memory bank (r, c)对应随机地址发生器RAG (r, c)及随机映射矩阵的子矩阵G(r，c)，并与水平数据过滤器HDF(r)连接，其中，随机映射矩阵的分块具体为对RAG(r，c)按N/LXN/L大小进行分块，每个子矩阵标记为G(r，c)，其中r表示行号，c表示列号；memory bank(r, c)对应到子矩阵G(r, c),按子矩阵元素的列号进行存储，共N/L个存储元素，每个存储块有I个单端口 RAM和2个双端口 RAM组成，分别标记为w、E和Q，其中w存储对应元素的权重，E存储对应元素水平迭代的结果，Q存储对应元素垂直迭代的结果； 随机地址发生器RAG的具体处理过程如下 (al)对G(r，c)子矩阵按行号顺序获取非零元素的列位置，得到N/L个元素的向量pos，将pos向量以ROM存储，记为RAG (r，c)； (a2)接收kc时钟周期数，获取RAG第kc个值，标记为addr ； (a3)根据addr访问Memory bank (r, c)中的第addr个存储块,并传给水平迭代单元HUP ； 水平数据过滤器HDF的具体处理过程如下(bl)从 L 个 Memory bank (r, c)中读取 Q 数据； (b2)然后将数据过滤后，得到L组数据； (b3)将L组数据分发到对应的L个水平迭代单元HUP (r，c)，其中发送水平迭代单元HUP (r, c)的数据包含memory bank(r, c)以外的Q值，以及memory bank (r, c)的w值和RAG (r, c)的地址 addr o 水平迭代处理单元HUP的具体处理过程如下 (Cl)读取一组从水平数据过滤器HDF过滤后的数据q= (Ql, q2, -, Q^1)以及y1、w、O ’和随机地址发生器RAG产生的memory bank的地址addr ； (c2)以y1、w、0 ’为输入，调用噪声计算模块进行噪声计算处理，得到两组长度为knuffl个元素，且对应比特为I和0的概率向量，分别记为z和z’ ； (c3)以q= (qi，q2，…，qM)和w为输入，调用概率卷积计算模块，得到长度为k-个元素 的概率卷积向量P ; (c4)以z和p为输入，调用近似计算模块进行近似计算处理，得到结果，记为F1 ;同理，以z’和P为输入，调用近似计算模块进行近似计算处理，得到结果，记为A ； (c5)将!T1减去!Ttl作为结果,并根据地址addr将结果写回对应的memory bank的E存储单元。垂直数据过滤器VDF的具体处理过程如下(dl)从L个memory bank读取E数据； (d2)然后将数...
【专利技术属性】
技术研发人员：吴俊，王敏，施赛丰，沈剑，刘典，沈嘉琦，骆原，
申请(专利权)人：同济大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。