高精度数模转换器测试系统技术方案

本发明专利技术公开了一种高精度数模转换器测试系统，其包括待测高精度数模转换器、测试用的低精度模数转换器以及提供抖动测试信号的信号发生单元，待测高精度数模转换器的输入端与DAC编码单元相连并从输出端不断重复产生输出一定的待测波形，信号发生单元的输入端与抖动信号编码单元相连并从输出端产生输出固定间隔的抖动信号，抖动信号与待测波形叠加后发送至低精度模数转换器，低精度模数转换器将所接收到叠加波形量化成不同的数字信号并输出，再将量化后的数字信号与待测高精度数模转换器的输入信号进行关联，进而计算待测高精度数模转换器的DNL和INL。本发明专利技术投入成本低，适应层面广，而且测试精度高，而有效解决上述测试精度、效率以及成本问题。

【技术实现步骤摘要】

本专利技术涉及混合信号测试领域，具体涉及一种高精度数模转换器测试系统。
技术介绍
数模转换器(DAC)顾名思义就是将数字信号转换成模拟信号，作为模拟和数字世界之间的桥梁，在现代电子产品中显得尤为重要，其广泛应用到多媒体、数据采集、移动通信等各个领域。随着经济发展和技术不断进步，也极大推动了 IC技术进一步提高，作为现代电子产品中的重要部分数模转换器也得到了很大发展，主要体现在转换位数不断提高、分辨率不断增强，尤其是在近几年来16位、18位、24位的产品不断出现，如Philips的AD18XX、AD19XX系列DAC其分辨率基本都是16位、18位，甚至有些型号已经达到了24位。随着转换位数的不断提高，固有的测试方法也越来愈不能满足需求，因此找出一种能够快速准确的测试DAC性能的方法，显得非常急迫。
技术实现思路
本专利技术目的在于提供一种高精度数模转换器测试系统，其通过低精度模数转换器(ADC)来测试高精度数模转换器(DAC)的测试方法，以减小测试成本和提高测试效率。为了解决现有技术中的这些问题，本专利技术提供的技术方案是一种高精度数模转换器测试系统，所述高精度DAC测试系统包括待测高精度数模转换器、测试用的低精度模数转换器以及提供抖动测试信号的信号发生单元，所述待测高精度数模转换器的输入端与DAC编码单元相连并从输出端不断重复产生输出一定的待测波形，所述信号发生单元的输入端与抖动信号编码单元相连并从输出端产生输出固定间隔的抖动信号，所述抖动信号的固定间隔时间与所述待测波形的周期相等，所述抖动信号与待测波形叠加后发送至低精度模数转换器，所述低精度模数转换器将所接收到叠加波形量化成不同的数字信号并输出，再将量化后的数字信号与所述待测高精度数模转换器的输入信号进行关联，进而计算待测高精度数模转换器的DNL和INL。对于上述技术方案，专利技术人还有进一步的优化措施。作为优化，所述抖动信号经过与比例因子α相乘后再与待测波形叠加，然后再将叠加后的波形发送至低精度模数转换器。作为优化，所述低精度模数转换器为快速模数转换器，所述低精度模数转换器的转换位数为8位。作为优化，所述信号发生单元可以为信号发生器或者信号发生电路或者数模转换器三者中任意一种。作为优化，所述的待测高进度数模转换器根据DAC编码单元产生待测波形，所述待测波形为正弦波的上半部分。相对于现有技术中的方案，本专利技术的优点是本专利技术提供了一种高精度数模转换器测试系统，其通过使用抖动信号来提高ADC的分辨率，使能够使用低精度的模数转换器来测试高精度的数模转换器。目前，DAC测试面临诸多的问题。首先是测试精度的提高越来越难度，因为随着DAC的位数不断提高，以及基准电压的不断减小，其LSB越来越小。比如对于一个基准电压为3V、转换位数为12V的DAC，其LSB大小为O. 732mV，对这样一个为几乎为零的电压很难以测试到；其次测试成本的不断提高，对DAC的测试一般需要高精密的仪器，而购买一套此设备显然对与中小公司很难以承受的。随着DAC转换位数的提高，其可能的输出也是呈几何数增长，比如对于12位的DAC输出达到了 4096个，测试效率也越来越低。而本专利技术中的低精度ADC的价钱低，投入成本低，适应层面广，而且测试精度高，而有效解决上述测试精度、效率以及成本问题。附图说明下面结合附图及实施例对本专利技术作进一步描述图1是本专利技术实施例的系统结构示意图；图2是本专利技术实施例中的抖动信号叠加图；图3是本专利技术实施例中测试用ADC的抖动量化图；图4是本专利技术实施例中抖动信号d-DAC编码与U-DAC数字编码关系表；图5是本专利技术实施例中信号叠加的一种电路结构图；图6是本专利技术实施例中信号叠加的另一种电路结构图。具体实施例方式以下结合具体实施例对上述方案做进一步说明。应理解，这些实施例是用于说明本专利技术而不限于限制本专利技术的范围。实施例中采用的实施条件可以根据具体厂家的条件做进一步调整，未注明的实施条件通常为常规实验中的条件。实施例本实施例描述了一种高精度数模转换器测试系统，所述高精度DAC测试系统包括待测高精度数模转换器(待测DAC)、测试用的低精度模数转换器(ADC)以及提供抖动测试信号的模数转换器(DAC)，所述待测高精度数模转换器的输入端与DAC编码单元相连并从输出端不断重复产生输出一定的待测波形，所述模数转换器的输入端与抖动信号编码单元相连并从输出端产生输出固定间隔的抖动信号，所述抖动信号的固定间隔时间与所述待测波形的周期相等，所述抖动信号与待测波形叠加后发送至低精度模数转换器，所述低精度模数转换器将所接收到叠加波形量化成不同的数字信号并输出，再将量化后的数字信号与所述待测高精度数模转换器的输入信号进行关联，进而计算待测高精度数模转换器的DNL和 INL。模数转换器的抖动信号经过与比例因子α相乘后再与待测DAC输出的待测波形叠加，然后再将叠加后的波形发送至低精度模数转换器。将待测DAC(undertest DAC)简称u_DAC,提供抖动信号的DAC(ditheringDAC)简称d-DAC，测试用的ADC(measure ADC)简称为m_ADC。其中抖动信号的产生可以由与u_DAC同一个类型的DAC来产生，也可是使用搭建专门的电路或信号发生器来产生，在本方案为了测试方便以及便于与输入信号波形 叠加抖动信号的产生采用前种方案。d-DAC的输出值可以根据需求使用放大器等电路来放大或缩小，其比例因子为α。在测试过程中，U-DAC需要不断重复产生一定的波形(如三角波、正弦波)，在该方案中输入波形采用的是正弦波的上半部分如图2。在每个波形的周期内，d-DAC将会提供固定间隔的台阶抖动信号与U-DAC输出相叠加(其中这些台阶信号逐次增加)，这些叠加后的信号在不同周期被m-ADC量化成不同的数字信号。因为每个周期内信号的抖动幅度大小不同，m-DAC的输出将会被m-ADC量化成不同编码，输入信号在抖动信号每个周期内被量化编码有可能不同。尤其是随着抖动信号的电压逐渐增加，当电压大于m-ADC的一个LSB时输出编码将会增加。其中Vk为U-DAC的输入信号，其表达式为I Sin(X) |。δ d为抖动数字台阶信号，用于分辨小信号以提高m-ADC的分辨率，叠加后的信号在每个周期之间都是逐次上升。假设在某一点 xl，其叠加后为 I sin (xl) I + δ dl、| sin(xl) | + δ d2、| sin(xl) + δ d3...........被m-ADC所量化为Kl、Kl……K2……K3，其中在某点η时，其输入信号的大小从(n_l) LSB到nLSB，m-ADC的输出信号从K(n_l)被量化成Κη。对于不同的输入信号，m-ADC的输出编码会对应出一系列变化,那么将U-ADC与d-DAC的输入信号编码以及m-ADC输出数字信号编码放在一个标准将会组成一个二维结构表如图4，其中Nd为d-DAC所提供抖动电压的数字编码序列，ND为u-DAC的输入数字编码序列。假设ADC的位数是6位，其输出编码范围为0-63。在图4中的每一列代表着一定的d-DAC的输入编码序列，每列内所加在u-DAC的抖动电压都是相等的。另外，在该表中每一行是u-DAC的输入以及与抖动信号叠加后被m-ADC量化后的结果，可以看到在每一本文档来自技高网...

【技术保护点】
一种高精度数模转换器测试系统，其特征在于，所述高精度DAC测试系统包括待测高精度数模转换器、测试用的低精度模数转换器以及提供抖动测试信号的信号发生单元，所述待测高精度数模转换器的输入端与DAC编码单元相连并从输出端不断重复产生输出一定的待测波形，所述信号发生单元的输入端与抖动信号编码单元相连并从输出端产生输出固定间隔的抖动信号，所述抖动信号的固定间隔时间与所述待测波形的周期相等，所述抖动信号与待测波形叠加后发送至低精度模数转换器，所述低精度模数转换器将所接收到叠加波形量化成不同的数字信号并输出，再将量化后的数字信号与所述待测高精度数模转换器的输入信号进行关联，进而计算待测高精度数模转换器的DNL和INL。

【技术特征摘要】
1.一种高精度数模转换器测试系统，其特征在于，所述高精度DAC测试系统包括待测高精度数模转换器、测试用的低精度模数转换器以及提供抖动测试信号的信号发生单元，所述待测高精度数模转换器的输入端与DAC编码单元相连并从输出端不断重复产生输出一定的待测波形，所述信号发生单元的输入端与抖动信号编码单元相连并从输出端产生输出固定间隔的抖动信号，所述抖动信号的固定间隔时间与所述待测波形的周期相等，所述抖动信号与待测波形叠加后发送至低精度模数转换器，所述低精度模数转换器将所接收到叠加波形量化成不同的数字信号并输出，再将量化后的数字信号与所述待测高精度数模转换器的输入信号进行关联，进而计算待测高精度数模转换器的D...

【专利技术属性】
技术研发人员：黄成，刘昊，江川，乔磊，任亮，关晓龙，胡慧，
申请(专利权)人：东南大学，
类型：发明
国别省市：