一种带有全局使能脉冲控制自动复位功能的上电复位电路制造技术

本发明专利技术公开了一种带有全局使能脉冲控制自动复位功能的上电复位电路，包括分压模块，电平检测模块，快速响应模块，延时模块，复位脉冲信号产生模块，波形整形模块。分压模块的输入端接外部使能脉冲信号；分压模块的输出端与电平检测模块的输入端、快速响应模块的输出端连接；电平检测模块的输出端与快速响应模块的输入端、延时模块的输入端连接；延时模块的输出端与复位脉冲信号产生模块的输入端连接；复位脉冲信号产生模块的输出端与波形整形模块的输入端连接；波形整形模块的输出端的电压作为上电复位电路的输出信号。本发明专利技术中的上电复位电路能在电源上电过程或是全局复位脉冲信号的控制下产生复位脉冲，对数字电路进行复位并自动启动。

【技术实现步骤摘要】

本专利技术涉及一种上电复位电路，尤其涉及一种带有全局使能脉冲控制自动复位 功能的上电复位电路，属于模拟-数字混合信号集成电路设计领域。
技术介绍
随着系统集成度和应用需求的增加，越来越多的数字模块和模拟模块内嵌在同一 芯片中，数字混合电路的应用也越来越广泛。在大规模数模混合信号集成电路芯片设计中， 由于芯片中存在大量的寄存器、触发器等子电路单元，在电源开始加到芯片上时这些子电 路单元的状态是不确定的，这会导致整个芯片误动作或者在正常工作前还要通过发送指令 重新配置寄存器。因此，如果能在芯片上电时在电源电压达到某一值后自动给出一个清零 信号来刷新寄存器的值，则可以避免系统误动作或者需要专门时间配置初始状态的情况， 上电复位电路就是专门完成这一功能的单元电路。在使用数模混合芯片时，当出现输出值溢出等工作异常情况，或者数模混合芯片 需要进行初始化校正，或者具有休眠模式功能时，需要对整个芯片进行掉电或复位处理，之 后再重新启动该芯片。在这个过程中，也需要重新将数字模块中的一些寄存器进行重新初 始化。但此时，我们希望在模拟模块电路都达到稳定的静态工作点后再进行数字模块的复 位，这样在复位之后整体数模混合芯片就能正常工作，否则也可能造成初始化失败的情况。目前，一般是将上电复位电路与整体芯片复位电路进行分别设计，在整体芯片复 位时需要设计电路满足一定的时序，使模拟模块先达到稳定工作点后再将数字模块寄存器 复位，这样的缺点是会增加电路的复杂程度，造成芯片面积和功耗的浪费。
技术实现思路
本专利技术的目的是克服和解决上述问题，提供一种带有全局使能脉冲控制自动复位 功能的上电复位电路，在节省芯片面积和功耗的前提下，使数字-模拟混合信号集成电路 中复位更加准确。为实现以上目的，本专利技术的技术方案如下一种带有全局使能脉冲控制自动复位 功能的上电复位电路，包括分压模块、电平检测模块、快速响应模块、延时模块、复位脉冲信 号产生模块以及波形整形模块，分压模块的输入端接外部使能脉冲信号；分压模块的输出 端与电平检测模块的输入端、快速响应模块的输出端连接；电平检测模块的输出端与快速 响应模块的输入端、延时模块的输入端连接；延时模块的输出端与复位脉冲信号产生模块 的输入端连接；复位脉冲信号产生模块的输出端与波形整形模块的输入端连接；波形整形 模块的输出端的电压作为上电复位电路的输出信号，其中分压模块用于产生与电源电压 相关的电压分量，其受外部输入信号控制，当外部输入信号使分压模块不工作时，分压模块 输出端的最终输出电平低于检测电路模块的翻转电平；电平检测模块，用于检测分压模块 的输出电平，根据分压模块的输出电平的大小，在电平检测模块的输出端输出不同的电压 信号；快速响应模块，用于在检测出分压模块输出电平大于某一固定值后，使分压模块的输出电平快速上升；延时模块，用于调整上电过程与复位脉冲信号产生之间的时间间隔；复位脉冲信号产生模块，用于产生复位电平脉冲信号，在一定时间间隔后复位完成，复位脉冲结束；波形整形模块，对复位脉冲信号产生模块产生的输出电压进行放大和整形，并将放大和整形后的电压信号作为上电复位电路的输出信号。优选地所述电压模块电路含有作为开关管的P型MOS管M1，在系统复位信号的控制下对分压模块进行使能控制；4个二极管连接的P型MOS管M2、M3、M4、M5组成分压电路，提供随电源电压变化的电压；第一电阻Rl和第一电容Cl组成滤波电路，提供分压模块的最终电压输出。P型MOS管Ml的源极与电源连接；P型MOS管Ml的栅极与系统复位信号CTR连接； P型MOS管Ml的漏极与P型MOS管M2的源极相互连接；P型MOS管M2的栅极，P型MOS管 M2的漏极与P型MOS管M3的源极相互连接；P型MOS管M3的栅极，P型MOS管M3的漏极、 P型MOS管M4的源极与第一电阻Rl的一端相互连接；P型MOS管M4的栅极，P型MOS管M4 的漏极与P型MOS管M5的源极相互连接；P型MOS管M5的栅极，P型MOS管M5的漏极与地相互连接；第一电阻Rl的另一端、第一电容Cl的一端与分压模块的输出端相互连接；第一电容Cl的另一端与地连接。所述电平检测模块电路含有P型MOS管M6、N型MOS管M7，构成电平检测电路，通过调整P型MOS管M6和N型MOS管M7的器件尺寸设计合适的翻转电平；第一反相器INVl， 用来提供信号的相反电平，第一反相器INVl的输入和输出信号同时控制快速响应模块电路中的传输门。电平检测模块电路的输入端、分压模块电路的输出端、P型MOS管M6的栅极、N型MOS管M7的栅极与快速响应模块的输出端相互连接；P型MOS管M6的源极与电源连接；P型MOS管M6的漏极、N型MOS管M7的漏极、P型MOS管M8的栅极与第一反相器 INVl的输入端相互连接小型皿^管117的源极与地连接；第一反相器INVl的输出端与电平检测模块电路的输出端相互连接。所述快速响应模块电路含有作为开关管的P型MOS管M8和作为开关管的N型MOS 管M9,构成一个传输门；第二电容C2,用于在传输门导通时给分压模块电路的输出端提供电荷，加速分压模块电路的输出端电压的上升。P型MOS管M6的漏极、N型MOS管M7的漏极、P型MOS管M8的栅极与第一反相器INVl的输入端相互连接；第一反相器INVl的输出端、延时模块的输入端与N型MOS管M9的栅极相互连接；P型MOS管M8的源极、N型MOS管 M9的漏极与第二电容C2的一端相互连接；第二电容C2的另一端与电源连接；分压模块电路的输出端、电平检测模块电路的输入端、P型MOS管M8的漏极、N型MOS管M9的源极与快速响应模块电路的输出端相互连接。所述延时模块电路含有第二反相器INV2、第三反相器INV3,用于电压的反相输出；P型MOS管M10、N型MOS管Mil、P型MOS管M12、N型 MOS管M13、第三电容C3和第四电容C4,用于产生输入到输出的信号延时。延时模块电路的输入端、电平检测模块电路的输出端与第二反相器INV2的输入端相互连接；第二反相器INV2的输出端、P型MOS管MlO 的栅极与N型MOS管Mll的栅极相互连接；P型MOS管MlO的源极与电源连接；N型MOS管 Mll的源极与地连接；P型MOS管MlO的漏极、N型MOS管Mll的漏极、第三电容C3的一端、 P型MOS管M12的栅极与N型MOS管M13的栅极相互连接；第三电容C3的另一端与地连接；P型MOS管M12的源极与电源连接；N型MOS管M13的源极与地连接；P型MOS管M12的漏极、N型MOS管M13的漏极、第四电容C4的一端与第三反相器INV3的输入端相互连接；第三反相器INV3的输出端、延时模块电路的输出端与复位脉冲信号产生模块电路的输入端相互连接。所述复位脉冲信号产生模块电路含有P型MOS管M14、N型MOS管M15、P型MOS管 M16、N型MOS管M17、第五电容C5和第六电容C6，用于产生输入到输出的信号延时；第四反相器INV4,用于电压的反相输出；第一两输入与非门NAND2,通过输入信号的不同，产生复位脉冲输出。延时模块电路输出端、复位脉冲信号产生模块电路的输入端、P型MOS管M14 的栅极、N型MOS管M15的栅极与第一两输入与非门NAN本文档来自技高网...

【技术保护点】
一种带有全局使能脉冲控制自动复位功能的上电复位电路，其特征在于：所述电路包括分压模块（1）、电平检测模块（2）、快速响应模块（3）、延时模块（4）、复位脉冲信号产生模块（5）以及波形整形模块（6），分压模块（1）的输入端接外部使能脉冲信号；分压模块（1）的输出端与电平检测模块（2）的输入端、快速响应模块（3）的输出端连接；电平检测模块（2）的输出端与快速响应模块（3）的输入端、延时模块（4）的输入端连接；延时模块（4）的输出端与复位脉冲信号产生模块（5）的输入端连接；复位脉冲信号产生模块（5）的输出端与波形整形模块（6）的输入端连接；波形整形模块（6）的输出端的电压作为上电复位电路的输出信号，其中：分压模块（1）用于产生与电源电压相关的电压分量，其受外部输入信号控制，当外部输入信号使分压模块（1）不工作时，分压模块（1）输出端的最终输出电平低于检测电路模块的翻转电平；????电平检测模块（2），用于检测分压模块（1）的输出电平，根据分压模块（1）的输出电平的大小，在电平检测模块（2）的输出端输出不同的电压信号；????快速响应模块（3），用于在检测出分压模块（1）输出电平大于某一固定值后，使分压模块（1）的输出电平快速上升；????延时模块（4），用于调整上电过程与复位脉冲信号产生之间的时间间隔；????复位脉冲信号产生模块（5），用于产生复位电平脉冲信号，在一定时间间隔后复位完成，复位脉冲结束；波形整形模块（6），对复位脉冲信号产生模块（5）产生的输出电压进行放大和整形，并将放大和整形后的电压信号作为上电复位电路的输出信号。...

【技术特征摘要】
1.一种带有全局使能脉冲控制自动复位功能的上电复位电路，其特征在于所述电路包括分压模块(I)、电平检测模块(2)、快速响应模块(3)、延时模块(4)、复位脉冲信号产生模块(5)以及波形整形模块(6)，分压模块(I)的输入端接外部使能脉冲信号；分压模块(I) 的输出端与电平检测模块(2)的输入端、快速响应模块(3)的输出端连接；电平检测模块(2)的输出端与快速响应模块(3)的输入端、延时模块(4)的输入端连接；延时模块(4)的输出端与复位脉冲信号产生模块(5)的输入端连接；复位脉冲信号产生模块(5)的输出端与波形整形模块(6)的输入端连接；波形整形模块(6)的输出端的电压作为上电复位电路的输出信号，其中分压模块(I)用于产生与电源电压相关的电压分量，其受外部输入信号控制，当外部输入信号使分压模块(I)不工作时，分压模块(I)输出端的最终输出电平低于检测电路模块的翻转电平；电平检测模块(2)，用于检测分压模块(I)的输出电平，根据分压模块(I)的输出电平的大小，在电平检测模块(2)的输出端输出不同的电压信号；快速响应模块(3),用于在检测出分压模块(I)输出电平大于某一固定值后，使分压模块(I)的输出电平快速上升；延时模块(4 )，用于调整上电过程与复位脉冲信号产生之间的时间间隔；复位脉冲信号产生模块(5)，用于产生复位电平脉冲信号，在一定时间间隔后复位完成，复位脉冲结束；波形整形模块(6),对复位脉冲信号产生模块(5)产生的输出电压进行放大和整形,并将放大和整形后的电压信号作为上电复位电路的输出信号。2.根据权利要求1所述的一种带有全局使能脉冲控制自动复位功能的上电复位电路，其特征在于所述电压模块(I)含有作为开关管的P型MOS管M1，在系统复位信号的控制下对分压模块进行使能控制；4个二极管连接的P型MOS管M2、M3、M4、M5组成分压电路， 提供随电源电压变化的电压；第一电阻Rl和第一电容Cl组成滤波电路，提供分压模块的最终电压输出；分压模块(I)电路按以下方式连接P型MOS管Ml的源极与电源连接；P型MOS管Ml的栅极与系统复位信号CTR连接；P 型MOS管Ml的漏极与P型MOS管M2的源极相互连接；P型MOS管M2的栅极，P型MOS管 M2的漏极与P型MOS管M3的源极相互连接；P型MOS管M3的栅极，P型MOS管M3的漏极、 P型MOS管M4的源极与第一电阻Rl的一端相互连接；P型MOS管M4的栅极，P型MOS管M4 的漏极与P型MOS管M5的源极相互连接；P型MOS管M5的栅极，P型MOS管M5的漏极与地相互连接；第一电阻Rl的另一端、第一电容Cl的一端与分压模块(I)的输出端相互连接； 第一电容Cl的另一端与地连接。3.根据权利要求1所述的一种带有全局使能脉冲控制自动复位功能的上电复位电路，其特征在于所述电平检测模块(2)电路含有P型MOS管M6、N型MOS管M7，构成电平检测电路，通过调整P型MOS管M6和N型MOS管M7的器件尺寸设计合适的翻转电平；第一反相器INV1，用来提供信号的相反电平，第一反相器INVl的输入和输出信号同时控制快速响应模块电路中的传输门；电平检测模块(2)电路按以下方式连接电平检测模块(2)电路的输入端、分压模块(I)电路的输出端、P型MOS管M6的栅极、 N型MOS管M7的栅极与快速响应模块(3)的输出端相互连接；P型MOS管M6的源极与电源连接；P型MOS管M6的漏极、N型MOS管M7的漏极、P型MOS管M8的栅极与第一反相器 INVl的输入端相互连接小型皿^管117的源极与地连接；第一反相器INVl的输出端与电平检测模块(2)电路的输出端相互连接。4.根据权利要求1所述的一种带有全局使能脉冲控制自动复位功能的上电复位电路，其特征在于所述快速响应模块(3)电路含有作为开关管的P型MOS管M8和作为开关管的N型MOS管M9，构成一个传输门；第二电容C2，...

【专利技术属性】
技术研发人员：谢亮，张文杰，金湘亮，
申请(专利权)人：湘潭芯力特电子科技有限公司，
类型：发明
国别省市：