一种移位寄存器单元、栅极驱动电路和显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器单元、栅极驱动电路和显示装置，主要内容为：移位寄存器单元包括：上拉控制模块、上拉模块、复位模块和用于在第一输出端子输出的信号的电平值大于第一设定阈值时，保存该第一输出端子输出的信号，在去噪控制信号输出端子输出的信号的电平值大于第二设定阈值时，从第二输出端子输出保存的第一输出端子输出的信号的去噪模块。由于利用了第一输出端子输出的信号及去噪控制信号输出端子输出的信号对第一输出端子输出的信号进行滤波，因此，消除了第一输出端子输出的信号的中的毛刺，也即消除了噪声，解决了由于输出信号的噪声而导致画面显示不良的问题。

【技术实现步骤摘要】

本专利技术涉及平板显示
，尤其涉及一种移位寄存器单元、栅极驱动电路和显示装置。
技术介绍
平板显示器，因其超薄节能而发展迅速。多数平板显示器中要用到移位寄存器，目前，通过阵列基板行驱动(Gate on Array, GOA)技术实现的移位寄存器不但能够集成在栅极驱动集成电路上，还能减少一道显示面板的制作工序，因此，节约成本，所以近几年来，GOA技术被广泛应用于平板显示器制造工艺中。在目前的GOA设计方案中，该栅极驱动电路的结构示意图可以如图1所示，其包含的移位寄存器单元可以为如图2所示的电路，其包括上拉控制模块101、上拉模块102、复位控制模块103和复位模块104，具体地，上拉控制模块包括第一晶体管M1，上拉模块102包括第三晶体管M3和第一电容Cl，复位控制模块103包括第五晶体管M5、第六晶体管M6、第八晶体管M8和第九晶体管M9，复位模块104包括第二晶体管M2、第四晶体管M4、第十晶体管M10、第^^一晶体管Mil、第十二晶体管M12和第十三晶体管M13,然而，由于第三晶体管M3的尺寸较大(沟道宽度为9000um)，因此存在较大的寄生电容，此外，由于第一电容Cl的耦合作用，以及连接在输出端OutPut的晶体管在开启和关闭时产生的漏电电流(晶体管有开启和关闭电压，但总会有部分载流子在关闭的时候仍在移动)使得OutPut端的输出如图3所示带有噪声(输出后的噪声(Noise after Output, Na)和输出前的噪声(Noise beforeOutput, Nb))的波形，这将导致画面的不良显示。
技术实现思路
本专利技术实施例提供了一种移位寄存器单元、栅极驱动电路和显示装置，用以解决现有的移位寄存器单元输出的波形带有噪声，导致画面的不良显示的问题。本专利技术实施例提供的具体技术方案如下一种移位寄存器单元，所述移位寄存器单元包括上拉控制模块，用于接收输入信号，并向上拉节点输出上拉控制信号；上拉模块，用于根据上拉节点的上拉控制信号，将第一时钟信号输出端子输出的信号提供给第一输出端子；复位模块，用于根据复位信号，向上拉节点和第一输出端子提供第一电源电压；去噪模块，用于在第一输出端子输出的信号的电平值大于第一设定阈值时，保存该第一输出端子输出的信号，在去噪控制信号输出端子输出的信号的电平值大于第二设定阈值时，从第二输出端子输出保存的第一输出端子输出的信号。一种栅极驱动电路 ，包括上述移位寄存器单元；其中，除第一个移位寄存器单元和最后一个移位寄存器单元外，其余每个移位寄存器单元的第一输出端子连接到与其相邻的上一级移位寄存器单元的复位信号输入端子和与其相邻的下一级移位寄存器单元的输入端子，栅极驱动电路顺序地输出各级移位寄存器单元的第二输出端子的输出信号；第一个移位寄存器单元的第一输出端子与第二个移位寄存器单元的输入端子连接，最后一个移位寄存器单兀的第一输出端子和与其相邻的上一个移位寄存器单兀的复位信号输入端子以；第一个移位寄存器单兀的输入端子输入巾贞起始信号。一种显示装置，所述显示装置包含上述的栅极驱动电路。通过本专利技术的实施例，由于在移位寄存器单元中增加了去噪模块，该去噪模块在第一输出端子输出的信号的电平值大于第一设定阈值时，保存该第一输出端子输出的信号，在去噪控制信号输出端子输出的信号的电平值大于第二设定阈值时，从第二输出端子输出保存的第一输出端子输出的信号，因此达到了对第一输出端子输出的信号进行去除噪声的目的，使得输出给与第二输出端子相连的栅线的信号的噪声减小，因此，本专利技术的移位寄存器单元解决了由于输出信号的噪声而导致画面显示不良的问题。附图说明图1为
技术介绍
中的栅极驱动电路的结构示意图；图2为
技术介绍
中的移位寄存器单元的电路图；图3为
技术介绍
中的移位寄存器单元输出信号的波形示意图；图4为本专利技术实施例一中的移位寄存器单元的结构示意图；图5为本专利技术实施例一中的移位寄存器单元的结构示意图；图6为本专利技术实施例一中的移位寄存器单元的电路图；图7为本专利技术实施例一中移位寄存器单元的工作时序意图；图8为本专利技术实施例二中的移位寄存器单元的电路图；图9为本专利技术实施例二中移位寄存器单元的工作时序意图；图10为本专利技术实施例三中的栅极驱动电路的结构示意图；图11为本专利技术实施例四中的栅极驱动电路的结构示意图。具体实施例方式下面结合说明书附图，对本专利技术实施例提供的一种移位寄存器单元、栅极驱动电路及显示装置的具体实施方式进行说明。实施例一如图4所示，为本专利技术实施例一中的移位寄存器单元的结构示意图，所述移位寄存器单元包括上拉控制模块201、上拉模块202、复位模块203和去噪模块204，其中上拉控制模块201，用于接收输入信号，并向上拉节点输出上拉控制信号；上拉模块202，用于根据上拉节点的上拉控制信号，将第一时钟信号输出端子输出的信号提供给第一输出端子；复位模块203,用于根据复位信号，向上拉节点和第一输出端子提供第一电源电压；去噪模块204，用于在第一输出端子输出的信号的电平值大于第一设定阈值时，保存该第一输出端子输出的信号，在去噪控制信号输出端子输出的信号的电平值大于第二设定阈值时，从第二输出端子输出保存的第一输出端子输出的信号。所述第一设定阈值和第二设定阈值可以是根据经验值确定的。较优的，所述移位寄存器单元还包括复位控制模块205，包含复位控制模块205的移位寄存器的结构示意图如图5所示，其中复位控制模块205，用于根据第二时钟信号输出端子输出的信号和上拉控制信号，向复位模块输出复位控制信号，所述第一时钟信号输出端子输出的信号与第二时钟信号输出端子输出的信号的相位相反；所述复位模块203，具体用于根据第二时钟信号输出端子输出的信号、复位信号和复位控制节点的复位控制信号，向上拉节点和第一输出端子提供第一电源电压。本实施例一中图4或图5所示的结构的移位寄存器单元中的去噪控制信号输出端子可以与第二时钟信号输出端子相连，所述第二时钟信号输出端子输出的信号的相位与第一时钟信号输出端子输出的信号的相位相反，具体电路可以如图6所示，其中，所述上拉控制模块201包括第一晶体管M1，其控制端和第一端共同地连接输入信号，其第二端连接到上拉节点PU点。所述上拉模块202包括第三晶体管M3和第一电容Cl ；第三晶体管M3，其控制端连接到PU点，其第一端连接第一时钟信号，其第二端连接到第一输出端子； 第一电容Cl，其一端连接到PU点，其另一端连接到第一输出端子。所述复位控制模块203包括第五晶体管M5、第六晶体管M6、第八晶体管M8和第九晶体管M9 ；第五晶体管M5，其控制端连接到第九晶体管M9的第二端，其第一端连接第二时钟信号，其第二端连接到复位控制节点PD点；第六晶体管M6，其控制端连接到PU点，其第一端连接到H)点，其第二端连接第一电源电压VSS ；第八晶体管M8，其控制端连接到PU点，其第一端连接到第九晶体管M9的第二端，其第二端连接第一电源电压VSS ；第九晶体管M9，其控制端和第一端共同地连接第二时钟信号。所述复位模块204包括第二晶体管M2、第四晶体管M4、第十晶体管M10、第i^一晶体管Ml1、第十二晶体管M12和第十三晶体管M13 ；第二晶体管M2，其控制端连接复位信号，其第一端连接到PU点，其第二端连接VSS ；第四晶本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：上拉控制模块，用于接收输入信号，并向上拉节点输出上拉控制信号；上拉模块，用于根据上拉节点的上拉控制信号，将第一时钟信号输出端子输出的信号提供给第一输出端子；复位模块，用于根据复位信号，向上拉节点和第一输出端子提供第一电源电压；去噪模块，用于在第一输出端子输出的信号的电平值大于第一设定阈值时，保存该第一输出端子输出的信号，在去噪控制信号输出端子输出的信号的电平值大于第二设定阈值时，从第二输出端子输出保存的第一输出端子输出的信号。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括 上拉控制模块，用于接收输入信号，并向上拉节点输出上拉控制信号； 上拉模块，用于根据上拉节点的上拉控制信号，将第一时钟信号输出端子输出的信号提供给第一输出端子； 复位模块，用于根据复位信号，向上拉节点和第一输出端子提供第一电源电压； 去噪模块，用于在第一输出端子输出的信号的电平值大于第一设定阈值时，保存该第一输出端子输出的信号，在去噪控制信号输出端子输出的信号的电平值大于第二设定阈值时，从第二输出端子输出保存的第一输出端子输出的信号。2.如权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括 复位控制模块，用于根据第二电源电压和上拉控制信号，向复位控制节点输出复位控制信号； 所述复位模块，具体用于根据复位信号和复位控制信号，向上拉节点和第一输出端子提供第一电源电压。3.如权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括 复位控制模块，用于根据第二时钟信号输出端子输出的信号和上拉控制信号，向复位控制节点输出复位控制信号，所述第一时钟信号输出端子输出的信号与第二时钟信号输出端子输出的信号的相位相反； 所述复位模块，具体用于根据第二时钟信号输出端子输出的信号、复位信号和复位控制节点的复位控制信号，向上拉节点和第一输出端子提供第一电源电压。4.如权利要求3所述的移位寄存器单元，其特征在于，所述去噪控制信号输出端子与第二时钟信号输出端子相连或者与复位控制节点相连，所述第二时钟信号输出端子输出的信号的相位与第一时钟信号输出端子输出的信号的相位相反，所述去噪模块包括第七晶体管、第十四晶体管和第二电容； 第七晶体管，其控制端和第一端共同地连接到第一输出端子，其第二端连接到第十四晶体管的第一端； 第十四晶体管，其控制端连接到复位控制节点或第二时钟信号输出端子，其第二端连接到第二输出端子； 第二电容，其一端连接第一电源电压，另一端连接到第七晶体管的第一端。5.如权利要求4所述的移位寄存器单元，其特征在于，所述上拉控制模块包括 第一晶体管，其控制端和第一端共同地连接输入信号，其第二端连接到上拉节点。6.如权利要求5所述的移位寄存器单元，其特征在于，所述上拉模块包括第三晶体管和第一电容； 第三晶体管，其控制端连接到上拉节点，其第一端...

【专利技术属性】
技术研发人员：孔益，刘俊豪，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：