终端电路、存储器系统以及直流平衡方法技术方案

本发明专利技术提供一种终端电路、存储器系统以及直流平衡方法。该存储器系统包括终端电路、控制器、以及多个存储器。该终端电路包括：多个驱动器，其中每一上述驱动器经由一传输线而耦接于上述存储器；多个电阻，其中每一上述电阻经由对应的上述传输线而耦接于对应的上述驱动器；以及多个电容，其中每一上述电容耦接于对应的上述电阻以及一参考电压之间。当经由对应于上述驱动器之一者之上述传输线而传送至上述存储器之逻辑“0”的数量与逻辑“1”的数量为不平衡时，上述控制器提供一特定码至上述驱动器之该者，以便调整对应于上述驱动器之该者之上述电容的一终端电压。

【技术实现步骤摘要】

本专利技术有关于一种终端电路，且特别有关于终端电路与多个存储器之前进行数据传输的一种存储器系统。
技术介绍
随着系统带宽不断的增加，储存技术针对更高的速度和性能进行了优化。下一代双倍数据速率(double data rate,简称为DDR)之同步易失存储器(synchronous dynamicrandom access memory，简称为 SDRAM)为 DDR3SDRAM。DDR3 SDRAM 具有比 DDR2SDRAM 更多的优势，例如更低的操作功率、更高的速度、更高的性能(2倍的带宽)等。具体而言，相较于DDR2 SDRAM,DDR3SDRAM降低了耗电量，其主要是由于较小的晶粒尺寸以及较低的供应电压(例如 DDR3 SDRAM 为1. 5V 而 DDR2 SDRAM 为1. 8V)。同于DDR2 SDRAM的T型分支拓扑结构，DDR3 SDRAM采用了传控(fly-by)拓扑结构，其以更高的速度来提供更好的信号完整性。传控拓扑结构是应用在DDR3 SDRAM的命令、地址、控制和频率信号。来自于存储器控制器的这些信号以串联的方式连接到每个DRAM装置，因此可藉由减少分支的数量和分支的长度而改善信号完整性。终端电路通常会提供终端阻抗值至多个DDR3 SDRAM的共同节点，以避免造成DDR3SDRAM的传输在线信号完整性的降低。共同节点可以在接地电位或是在接地端以及供应电压之间的一半电位，其中所需要的终端电压可调整。例如，可要求DDR SDRAM的存储器终端电路在共同节点处来提供大约相同于供应电压(例如VDD)之一半位准的终端电压。然而，传统终端电路，例如传统DDR DRAM终端电路，会导致许多缺点。在传统终端电路中，每一传输线由一驱动器所驱动，并耦接于电压调整节点。电压调整节点透过以串联方式连接的终端电阻以及终端电压调整器而耦接于接地端，其中终端电压调整器能提供与汲取电流的特别调整器。虽然终端电压调整器能在电压调整节点上提供准确的终端电压，然而终端电压调整器却是个会增加制造成本的独立组件。因此，需要一种不使用任何终端电压调整器的终端电路。
技术实现思路
有鉴于此，有必要提供不使用任何终端电压调整器的。在一实施方式中，本专利技术提供一种终端电路，适用于传输数据。该终端电路包括多个驱动器，多个电阻以及多个电容。每一上述驱动器经由一传输线而提供数据；每一上述电阻经由对应的上述传输线而耦接于对应的上述驱动器；每一上述电容耦接于对应的上述电阻以及一参考电压之间，其中当经由对应于上述驱动器之一者的上述传输线而传送的逻辑“O”的数量与逻辑“I”的数量为不平衡时，上述驱动器之该者接收一特定码并将该特定码提供至上述传输线，以便调整对应于上述驱动器之该者的上述电容的一终端电压。在另一实施方式中，本专利技术还提供一种存储器系统。该存储器系统包括终端电路、控制器、以及多个存储器。该终端电路包括多个驱动器，其中每一上述驱动器经由一传输线而耦接于上述存储器；多个电阻，其中每一上述电阻经由对应的上述传输线而耦接于对应的上述驱动器；以及多个电容，其中每一上述电容耦接于对应的上述电阻以及一参考电压之间。当经由对应于上述驱动器之一者之上述传输线而传送至上述存储器之逻辑“O”的数量与逻辑“I”的数量为不平衡时，上述控制器提供一特定码至上述驱动器之该者，以便调整对应于上述驱动器之该者之上述电容的一终端电压。在又一实施方式中，本专利技术还提供一种在另一个实施方式中，本专利技术还提供一种存储器系统，适用于藉由一终端电路传输数据至多个存储器，其中上述终端电路包括多个驱动器、多个电阻以及多个电容，以及上述驱动器可经由多条传输线而耦接于上述存储器，每一上述电阻经由对应的上述传输线而耦接于对应的上述驱动器以及每一上述电容耦接于对应的上述电阻以及一参考电压之间。该直流平衡方法包括解码一输入信号，以得到具有地址以及命令信息的数据；经由上述驱动器，提供上述数据；以及当经由对应于上述驱动器之一者而提供的数据的逻辑“O”的数量与逻辑“I”的数量为不平衡时，经由上述驱动器之该者而提供一特定码，以便调整对应于上述驱动器之该者的上述电容的一终端电压。上述可以在不使用任何终端电压调整器的情况下达到平衡直流的效果。附图说明图1显示根据本专利技术一实施例所述之存储器系统；图2显示根据本专利技术一实施例所述之图1中控制器的示意图；图3显示根据本专利技术一实施例所述之适用于存储器系统之直流平衡方法，其中存储器系统包括控制器、终端电路以及多个存储器；图4显示根据本专利技术一实施例所述之由图2中控制器所执行之平衡程序的流程图；以及 图5显示由图2中一判断单元所得到之统计值的示意图。具体实施例方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。图1显示根据本专利技术一实施例所述的存储器系统。存储器系统包括控制器10、多个存储器以及终端电路60。存储器由控制器10所控制。此外，终端电路60包括多个驱动器2(^-20^多个终端电阻Rt1-Rtn以及多个终端电容CT1-CTN。根据输入信号IN，控制器10会经由驱动器以及总线50来提供地址信号以及命令信号至存储器 例如写入致能(write enable,简称为 WE)信号、行地址(column address signal,简称为CAS)信号、列地址(row address signal,简称为RAS)信号以及芯片选择(chipselect，简称为CS)信号，其中总线50由多条传输线所形成。在此实施例中，存储器SO1-SOm为双倍数据速率之动态随机存取器。对每一驱动器而言，个别的终端电阻以及个别的终端电容用来对由控制器10所提供的对应的信号来提供终端电压。例如，终端电阻Rn耦接于驱动器20i，而终端电容Cn耦接于终端电阻Rn以及接地端GND之间。在一实施例中，终端电容Cn可以耦接在终端电阻Rn以及供应电压VDD之间。通常，双倍数据速率之动态随机存取器的规格会要求电阻性之传输线终端会终止在接近供应电压VDD以及接地电压GND之中间点位准的电压(即终端电压)。在图1，当经由总线50之一传输线而传送至存储器之逻辑“O”的数量与逻辑“I”的数量为不平衡时，藉由在一或多个闲置周期的期间来经由该传输线而提供直流平衡码(DC balancecode)至所对应之终端电容，控制器10可调整在所对应的终端电容上的终端电压。闲置周期表示总线50为无动作或是被驱动为“无操作”命令(即no operation，简称为NOP)之时间周期。再者，直流平衡码表示所传送之逻辑“O”与逻辑“ I ”之长期间的比例(long-termratio)约为50%。在其他实施例中，控制器10可在闲置周期的期间来传送扰乱码或是调变码，以控制在所对应之终端电容上的终端电压。图2显示根据本专利技术一实施例所述之图1中控制器10的示意图。控制器10包括解码器110、调度器(scheduler)120、多个选择器1301-130K以及复数个判断单元HO1-HOkij在此实本文档来自技高网...

【技术保护点】
一种终端电路，适用于传输数据，包括：多个驱动器，其中每一上述驱动器经由一传输线而提供数据；多个电阻，其中每一上述电阻经由对应的上述传输线而耦接于对应的上述驱动器；以及多个电容，其中每一上述电容耦接于对应的上述电阻以及一参考电压之间，其中当经由对应于上述驱动器之一者的上述传输线而传送的逻辑“0”的数量与逻辑“1”的数量为不平衡时，上述驱动器之该者接收一特定码并将该特定码提供至上述传输线，以便调整对应于上述驱动器之该者的上述电容的一终端电压。

【技术特征摘要】
2011.08.25 US 61/527,345;2012.02.06 US 61/595,3611.一种终端电路，适用于传输数据，包括 多个驱动器，其中每一上述驱动器经由一传输线而提供数据； 多个电阻，其中每一上述电阻经由对应的上述传输线而耦接于对应的上述驱动器；以及 多个电容，其中每一上述电容耦接于对应的上述电阻以及一参考电压之间，其中当经由对应于上述驱动器之一者的上述传输线而传送的逻辑“O”的数量与逻辑“I”的数量为不平衡时，上述驱动器之该者接收一特定码并将该特定码提供至上述传输线，以便调整对应于上述驱动器之该者的上述电容的一终端电压。2.根据权利要求1所述的终端电路，其特征在于，上述终端电路还用于根据经由每一上述驱动器传送的上述数据的逻辑“O”的数量与逻辑“I”的数量而得到多个统计值。3.根据权利要求2所述的终端电路，其特征在于，当对应于上述驱动器之该者的上述统计值超出一特定范围时，上述驱动器之该者接收该特定码。4.根据权利要求2所述的终端电路，其特征在于，当对应于上述驱动器之该者的上述统计值超出一特定范围时，上述所有驱动器接收该特定码，以便调整上述电容的上述终端电压。5.根据权利要求1所述的终端电路，其特征在于，上述特定码为一直流平衡码、一搅乱码或是一调变码。6.根据权利要求1所述的终端电路，其特征在于，上述参考电压为一供应电压或是一接地电压，以及上述驱动器之该者接收该特定码，以便调整对应于上述驱动器之该者的上述电容的上述终端电压，使得上述终端电压的位准大概在上述供应电压以及上述接地电压之间的一中间点位准。7.—种存储器系统,其包括一如权利要求1-6中任意一项所述之终端电路、一控制器、以及多个存储器，其中，每一上述驱动器经由对应之传输线而耦接于上述存储器，上述控制器经由上述驱动器而耦接于上述存储器，以及当经由对应于上述驱动器之一者之上述传输线而传送至上述存储器之逻辑“O”的数量与逻辑“I”的数量为不平衡时，上述控制器提供一特定码至上述驱动器之该者，以便调整对应于上述驱动器之该者之上述电容的一终端电压。8.根据权利要求7所述的存储器系统，其特征在于，上述控制器包括 一解码器，用以对一输入信号进行解码，以提供具有地址以及命令信息之数据至上述存储器；以及 多个选择器，耦接于上述解码器以及上述驱动器之间， 其中每一上述选择器根据一控制信号而选择性地提供上述数据或是上述特定码至对应的上述驱动器。9.根据权利要求8所述的存储器系统，其特征在于，上述控制器更包括 一调度器，用以相应于一插入信号，而提供一请求信号至上述解码器；以及 多个判断单元，其中每一判断单元耦接于对应的上述选择器以及对应的上述驱动器， 其中每一上述判断单元记录由所对应的选择器所输出的上述数据而提供一统计值，并提供上述特定码至所对应的上述选择器，以及当上述统计值指示所记录的上述数据的逻辑“O”的数量与逻辑“I”的数量为不平衡时，上述判断单元提供上述插入信号至上述调度器。10.根据权利要求9所述的存储器系统，其特征在于，在接收到上述请求信号之后，上述解码器停止提供上述信号并提供上述控制信号至对应于提供上述插入信号的上述判断单元的上述选择器，以便控制上述选择器来提供上述特定码至所对应的上述驱动器。11.根据权利要求9所述的存储器系统，其特征在于，在接收到上述请求信号之后，上述解码器停止提供上述信号并提供上述控制信号至上述选择器，以便控制上述选择器来提供来自上述判断单元的上述特定码至上述驱动器，以便调整上述电容的上述终端电压。12.根据权利要求7所述的存储器系统，其特征在于，上述存储器为双倍数据速率的动态随机存取器。...

【专利技术属性】
技术研发人员：骆彦彬，张圣明，谢博伟，刘明熙，洪志谦，陈尚斌，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：