无外引脚半导体封装构造的导线架条制造技术

一种无外引脚半导体封装构造的导线架条，包含：一导线架区块，包含多个以矩阵规则排列的导线架单元；至少一边框区域，位于所述导线架区块的外围；以及多个排气孔，设于所述边框区域内，以排出进行封胶作业时位于所述导线架区块处的多余气体，避免溢胶现象的发生。

【技术实现步骤摘要】

本专利技术是有关于一种无外引脚半导体封装构造的导线架条，特别是有关于一种可避免封装半成品在设置封胶的制造过程中因为排气不顺而导致溢胶情形发生的无外引脚半导体封装构造的导线架条。
技术介绍
现今，半导体封装构造通常是选用导线架(Ieadframe)或封装基板(substrate)来做为承载芯片的载板(carrier)，其中常见使用导线架的封装构造例如为小外型封装构造(small outline package, SOP)、方型扁平封装构造(quadflat package, QFP)或四方扁平无外引脚封装构造(quad flat no-lead package, QFN)等。请参照图1A、IB及IC所示，其揭示一种现有四方扁平无外引脚封装构造(QFN)的制造流程示意图。如图1A所示，首先准备一导线架条11，其是由一金属板体经过蚀刻作业而形成。所述导线架条11贴附于一承载用的胶膜100上，并包含芯片承座111及数个接点112，所述芯片承座111及所述接点112构成一四方扁平无外引脚型的导线架110架构，其中所述数个接点__ 2是以单组或多组方式环绕排列在所述芯片承座111的周围。接着，如图1B所示，将一芯片12固定在所述芯片承座111上，且利用数条导线13进行打线作业，以将所述芯片12上的数个接垫分别电性连接到所述数个接点112上。在打线作业后，如图1C所示，进行封胶作业，进而形成包埋保护所述芯片12、导线13及所述导线架条11顶面侧的封装胶材14，最后再去除胶膜100，裸露出所述导线架条11的一底面。如此，即可完成一无外引脚半导体封装构造100的制造，其中所述接点112的裸露下表面即可做为输入/输出端子。所述导线架条11通常会一次规划多个以矩阵规则排列的导线架区块，再一起通过半蚀刻、设置芯片、打线及封胶等作业，最后再通过切割作业使各个导线架区块分离，如此一来即可大量制造上述的无外引脚半导体封装构造。上述无外引脚半导体封装构造的制造流程在执行封胶作业时，必须先将导线架条固定于一下模具的表面上，再将一对应的上模具与该下模具结合，接着再将未固化的封装胶材注入上模具的模穴内，使封装胶材包埋芯片、导线及导线架条的顶面侧，待封装胶材固化后，导线架条便可脱离上、下模具，进行下一作业。然而，此制造流程在上述的封胶作业进行期間，经常在导线架条的底面发 生封装胶材溢入的情形，又称溢胶现象，导致导线架条的底面的部分接点表面也受到封装胶材的溢胶包埋，形成产品缺陷。上述的溢胶现象主要是因为气体存在于膜穴内无法顺利排出，局部的气体压力使得上述导线架条11底面贴附的胶膜100剥离，产生空隙，让封装胶材得以流到原本被胶膜100包覆住的接点表面处。若溢胶现象无法有效避免，将会大大影响产品良率。故，有必要提供一种无外引脚半导体封装构造的导线架条，以解决现有技术所存在的问题。
技术实现思路
本专利技术的目的在于提供一种无外引脚半导体封装构造的导线架条，其边框位置设置有排气导槽，可改善气体存在于膜穴内无法顺利排出的情况，有效避免在导线架条上设置封装胶材时的溢胶现象发生。为达成本专利技术的前述目的，本专利技术提供一种无外引脚半导体封装构造的导线架条，其包含一导线架区块，包含多个以矩阵规则排列的导线架单元；至少一边框区域，位于所述导线架区块的外围；以及多个排气孔，设于所述边框区域内，以排出进行封胶作业时位于所述导线架区块处的多余气体。本专利技术是通过在导线架条的边框位置设置排气孔，使封胶作业时尚存于膜穴内的气体可通过排气孔疏导出去，而不会在膜穴空间内造成局部的气体压力而导致背胶脱离，从而避免了溢胶现象的发生。附图说明图1A、1B及IC是一现有四方扁平无外引脚封装构造(QFN)的制造流程示意图。图2是本专利技术一实施例无外引脚半导体封装构造的导线架条的局部平面示意图。图3是图2的局部放大示意图。图4是本专利技术一实施例无外引脚半导体封装构造的导线架条的背面的局部放大图。具体实施例方式为让本专利技术上述目 的、特征及优点更明显易懂，下文特举本专利技术较佳实施例，并配合附图，作详细说明如下。再者，本专利技术所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本专利技术，而非用以限制本专利技术。请参照图2所示，其揭示本专利技术一实施例无外引脚半导体封装构造的导线架条的局部平面示意图。本专利技术主要应用在进行制做无外引脚半导体封装构造(QFN)的导线架条的结构改善，本专利技术的导线架条主要包含一导线架区块3、至少一边框区域5以及多个排气孔4。所述导线架区块3包含多个以矩阵规则排列的导线架单元30，每一所述导线架单元30可包含一芯片承座及数个接点，所述接点通常是围绕排列在所述芯片承座的四周。所述边框区域5位于所述导线架区块3的外围，以矩形的导线架区块3来说，所述导线架条的四周可包含四个所述边框区域5。本专利技术的导线架条一般是通过在其背面设置背胶(或称胶膜)，以背胶作为承载件(如图2所示)，所述背胶的设置边界B例如是位于所述边框区域5内。本专利技术的导线架条可由一金属板(例如铜、铁、铝、镍、锌或其合金等)制成，例如先对所述金属板的第一表面进行第一次半蚀刻作业(可选择使用湿式化学蚀刻或干式物理蚀刻来进行)，以定义出所述导线架区块3与所述边框区域5，在所述导线架区块3中包含每一导线架单元30的芯片承座及数个接点的构形；接着对所述金属板的第二表面进行第二次半蚀刻作业，以分离所述芯片承座及接点，因而构成所述导线架单元30 ;之后可对应每一导线架单元30将一芯片固定在所述芯片承座上；再利用数个导线来电性连接所述芯片与所述接点；以及，利用一封装胶材来包覆保护所述芯片、所述导线以及所述导线架单元30在芯片侧的表面；最后再进行切割作业，以构成多个独立的无外引脚半导体封装构造。所述多个排气孔4设于所述至少一边框区域5内，其可在所述导线架条的半蚀刻作业中与导线架单元30—并成形或者是另外通过激光钻孔来成形。所述多个排气孔4的主要功能是用以在所述导线架条进行封胶作业时排出位于所述导线架区块3处的多余气体。更详细来说，请参考图3所示，其为图2的局部放大示意图。所述排气孔4皆呈长条状，并包含横向排气孔40与纵向排气孔41，其中横向排气孔40的长度方向与其所在边框区域5的边缘平行，所述纵向排气孔41的长度方向与其所在边框区域5的边缘垂直。在本实施例中，如图3所示，所述边框区域5还涵盖封装胶材成形区域的边界A ;所述纵向排气孔41延伸超出所述背胶的设置边界B与所述封装胶材成形区域的边界A。如图3所示，所述纵向排气孔41包含一长条部410及一头部411，所述头部411连接于所述长条部410的一端并且超出所述背胶的设置边界A而裸露出。所述纵向排气孔41的头部411例如呈半圆状，其中所述头部411的宽度为R ;所述长条部410的宽度为b，在本实施例中，R例如等于 2. 8b ο在本实施例中，所述纵向排气孔41分布于相邻的横向排气孔40之间；其中相邻两个纵向排气孔41之间包含至少两个以上的横向排气孔40;所述横向排气孔40的宽度L可例如由以下公式得出L= [D-(N+1) Xd]/N，其中D为所述导线架单元30的宽度、d为蚀刻需要保留的最小距离、本文档来自技高网...

【技术保护点】
一种无外引脚半导体封装构造的导线架条，其特征在于：所述导线架条包含：一导线架区块，包含多个以矩阵规则排列的导线架单元；至少一边框区域，位于所述导线架区块的外围；以及多个排气孔，设于所述边框区域内，以排出进行封胶作业时位于所述导线架区块处的多余气体。

【技术特征摘要】
1.一种无外引脚半导体封装构造的导线架条，其特征在于所述导线架条包含 一导线架区块，包含多个以矩阵规则排列的导线架单元； 至少一边框区域，位于所述导线架区块的外围；以及 多个排气孔，设于所述边框区域内，以排出进行封胶作业时位于所述导线架区块处的多余气体。2.如权利要求1所述的无外引脚半导体封装构造的导线架条，其特征在于 所述排气孔呈长条状，并包含横向排气孔与纵向排气孔，其中横向排气孔的长度方向与其所在边框区域的边缘平行，所述纵向排气孔的长度方向与其所在边框区域的边缘垂直。3.如权利要求2所述的无外引脚半导体封装构造的导线架条，其特征在于 所述导线架条的背面设有一背胶，所述背胶的设置边界位于所述边框区域内； 所述边框区域还涵盖封装胶材成形区域的边界；以及 所述纵向排气孔延伸超出所述背胶的设置边界与所述封装胶材成形区域的边界。4.如权利要求1所述的无外引脚半导体封装构造的导线架条，其特征在于 所述导线架区块在所述导线架单元之间具有一切割道，所述切割道的底部具有一...

【专利技术属性】
技术研发人员：郭桂冠，
申请(专利权)人：苏州日月新半导体有限公司，
类型：发明
国别省市：