具有可选择列电力控制的成像系统技术方案

电子装置可包含具有图像像素阵列的图像传感器，所述图像像素阵列具有布置成若干像素行及像素列的图像像素。每一像素列可耦合到具有列读出电路的列线。每一列线上的所述列读出电路可包含信号处理电路及锁存电路。每一列线上的所述锁存电路可用于选择性地启用及停用所述列线上的所述信号处理电路。每一锁存电路可耦合到第一及第二信号线以用于全局地启用及停用所有所述列线上的所述信号处理电路。每一锁存电路可耦合到列解码器电路。所述列解码器电路可将列选择信号提供到所选子组的列线上的锁存电路，所述列选择信号通过设定那些锁存电路而启用那些列线上的所述信号处理电路。

【技术实现步骤摘要】
具有可选择列电力控制的成像系统相关专利申请案交叉参考本申请案主张2012年5月31日提出申请的第13/485,867号美国专利申请案及2011年10月7日提出申请的第61/544,833号美国临时专利申请案的权益，所述专利申请案以全文引用的方式并入本文中。
本专利技术一般来说涉及成像装置，且更明确地说涉及具有列电路的成像装置。
技术介绍
图像传感器通常用于例如蜂窝式电话、相机及计算机等电子装置中以捕获图像。在典型布置中，电子装置具备布置成若干像素行及像素列的图像像素阵列。电路通常耦合到每一像素列以从图像像素读出图像信号。在典型图像传感器中，通常给耦合到像素阵列中的所有像素列的列读出电路通电。然而，在一些情况下，在任何给定时间，可使用像素阵列中的图像像素的仅一部分来捕获图像数据。举例来说，在一些情况下，当期望以增加的帧速率捕获具有减小的大小的图像帧时，可使用图像像素的子阵列来捕获图像数据。在常规图像传感器中，可以其它方式用于操作成像系统的其它部分或可以其它方式存储且用于稍后成像操作的电力可因此用于不必要地给耦合到未经使用图像像素的列读出电路供电。将此类型的电力保存于使用电池来给装置提供电力的便携式成像系统中或以省电模式保存于具有成像系统的较大电子装置中可为特别有用的。因此，将期望能够提供具有改进的列电路的成像装置。
技术实现思路
本专利技术描述说明具有图像传感器的电子装置的各种实施例，所述图像传感器具有各自具有布置成若干像素行及像素列的图像像素的一个或一个以上图像像素阵列。图像像素阵列的每一像素列可耦合到相关联导电列线上的列读出电路。经由对应列线耦合到每一像素列的所述列读出电路可包含信号处理电路及用于选择性地启用及/或停用所述列线上的所述信号处理电路的锁存电路。每一列线上的信号处理电路可包含一个或一个以上放大器、模/数转换器及/或存储器件(例如列存储器)。锁存电路可包含例如具有耦合到全局信号线及所述图像像素阵列的列解码器电路的输入(输入端子)的“与非”逻辑门的门。所述锁存电路可包含一对经交叉耦合“或非”门。所述“与非”门可具有耦合到所述经交叉耦合“或非”门中的第一者的输入端子的输出端子。所述锁存电路可包含放大器，所述放大器具有耦合到全局信号线的输入端子及耦合到所述经交叉耦合“或非”门中的第二者的输出端子。如果期望，那么所述锁存电路可包含额外“与非”门，所述额外“与非”门具有耦合到所述第一经交叉耦合“或非”门的所述输出端子的第一输入端子及耦合到第三全局信号线的第二输入端子。在电子装置的第一操作模式中，可使用所述图像像素阵列中的实质上所有所述图像像素来捕获图像数据。在其它操作模式中，可使用所述图像像素阵列中的所述图像像素的仅一部分来捕获图像数据。在其中使用所述图像像素阵列中的所述图像像素的仅一部分来捕获图像数据的操作模式中，可停用耦合到未经使用像素列的列线上的列读出电路。可使用耦合到未经使用像素列的列线上的锁存电路停用那些列线上的列读出电路。举例来说，在一些情况下，可停用所有列电路、可选择虚拟像素行且可在选择所述虚拟像素行时启用所选子组的像素列上的列读出电路。在其它情况下，可启用所有列电路、可选择部分有源像素行且可在读出所述部分有源像素行中的有源像素时设定所选子组的像素列上的锁存电路。然而，此仅为说明性的。如果期望，那么可启用所有列线上的列电路，且可通过将停用信号提供到选定列线上的锁存电路而选择性地停用耦合到将不用于当前操作模式中的成像操作的像素列的列线上的列电路。附图说明图1是根据本专利技术的实施例的具有成像系统的说明性电子装置的图示。图2是根据本专利技术的实施例的说明性像素阵列及用于给图像像素电路供电且用于沿图像传感器中的列线从图像像素读出像素数据的相关联的控制电路的图示。图3是根据本专利技术的实施例的说明性图像传感器像素的图示。图4是展示根据本专利技术的实施例在一些操作模式中一子组的列线可如何用于从图像传感器像素的子阵列读出像素数据的说明性图像传感器像素阵列的图示。图5是根据本专利技术的实施例具有信号处理电路及用于启用及停用信号处理电路的锁存电路的说明性列读出电路的图示。图6是根据本专利技术的实施例具有信号处理电路及具有用于启用及停用信号处理电路的额外逻辑门的锁存电路的说明性列读出电路的图示。图7是根据本专利技术的实施例用于启用及停用列读出电路的列锁存电路的图示。图8是根据本专利技术的实施例可用于操作具有每列电力控制电路的成像系统的说明性步骤的流程图。图9是根据本专利技术的实施例可用于使用虚拟像素行选择性地启用图像传感器像素阵列的列线上的列读出电路的说明性步骤的流程图。图10是根据本专利技术的实施例可用于选择性地启用图像传感器像素阵列的列线上的列读出电路的说明性步骤的流程图。具体实施方式电子装置(例如数码相机、计算机、蜂窝式电话及其它电子装置)包含收集传入光以捕获图像的图像传感器。图像传感器可包含图像像素阵列。图像传感器中的像素可包含将传入光转换成图像信号的光敏元件，例如光电二极管。图像传感器可具有任何数目个像素(例如，数百个或数千个或者更多)。举例来说，典型图像传感器可具有成千上万或数百万个像素(例如，百万像素)。图像传感器可包含控制电路(例如用于操作图像像素的电路)及用于读出对应于由光敏元件产生的电荷的图像信号的读出电路。读出电路可包含耦合到可经启用或经停用以减小装置中的电力消耗且改进像素读出操作的每一列像素的可选择读出电路。图1是使用图像传感器来捕获图像的说明性电子装置的图示。图1的电子装置10可为便携式电子装置，例如相机、蜂窝式电话、摄像机或捕获数字图像数据的其它成像装置。相机模块12可用于将传入光转换成数字图像数据。相机模块12可包含一个或一个以上透镜14及一个或一个以上对应图像传感器16。在图像捕获操作期间，可由透镜14将来自场景的光聚焦到图像传感器16上。图像传感器16可包含用于将模拟像素数据转换成欲提供到处理电路18的对应数字图像数据的电路。如果期望，那么相机模块12可具备透镜14的阵列及对应图像传感器16的阵列。处理电路18可包含一个或一个以上集成电路(例如，图像处理电路、微处理器、存储装置(例如随机存取存储器及非易失性存储器)等)，且可使用与相机模块12分离及/或形成相机模块12的一部分的组件(例如，形成包含图像传感器16的集成电路或模块12内的与图像传感器16相关联的集成电路的一部分的电路)实施。可使用处理电路18来处理及存储已由相机模块12捕获的图像数据。如果期望，那么可使用耦合到处理电路18的有线及/或无线通信路径来将经处理图像数据提供到外部设备(例如，计算机或其它装置)。如图2中所展示，图像传感器16可包含含有图像传感器像素190的像素阵列200及控制与处理电路122。举例来说，阵列200可含有数百或数千行及列的图像传感器像素190。控制电路122可耦合到行解码器电路124及列解码器电路126。行解码器电路124可从控制电路122接收行地址且经由控制路径128将对应行控制信号(例如复位、行选择、传送及读取控制信号)供应到像素190。一个或一个以上导电线(例如列线40)可耦合到阵列200中的像素190的每一列。列线40可用于从像素190读出图像信号且用于将偏置信号(例如，偏置电流或偏置电压)供应到像素19本文档来自技高网...

【技术保护点】
一种图像传感器，其包括：图像像素阵列，其布置成若干像素行及像素列；多个列线，其中所述多个列线中的每一者耦合到对应像素列；及多个列读出电路，其中所述多个列读出电路中的每一者耦合到所述多个列线中的相关联一者，且其中所述多个列读出电路中的每一者包括信号处理电路及经配置以选择性地启用所述信号处理电路的锁存电路。

【技术特征摘要】
2011.10.07 US 61/544,833;2012.05.31 US 13/485,8671.一种图像传感器，其包括：图像像素阵列，其布置成若干像素行及像素列；多个列线，其中所述多个列线中的每一者耦合到对应像素列；及多个列读出电路，其中所述多个列读出电路中的每一者耦合到所述多个列线中的相关联一者，且其中所述多个列读出电路中的每一者包括对应数据转换电路及对应锁存电路，并且，其中所述对应锁存电路经配置以通过向所述列读出电路中的所述数据转换电路选择性地提供列启用信号而给所述列读出电路中的所述数据转换电路选择性地通电。2.根据权利要求1所述的图像传感器，其中每一锁存电路包括第一及第二逻辑门，且其中所述第一逻辑门交叉耦合到所述第二逻辑门。3.根据权利要求2所述的图像传感器，其中每一锁存电路进一步包括第三逻辑门，所述第三逻辑门具有耦合到所述第一逻辑门的输入端子的输出端子、耦合到第一信号线的第一输入端子及经配置以接收列选择信号的第二输入端子。4.根据权利要求3所述的图像传感器，其中每一锁存电路进一步包括反相器，所述反相器具有耦合到所述第二逻辑门的输入端子的输出端子及耦合到第二信号线的输入端子。5.根据权利要求4所述的图像传感器，其中所述第一信号线包括全局信号线，所述全局信号线经配置以将第一全局信号提供到所述多个列读出电路中的每一者中的所述锁存电路，所述第一全局信号给所述列读出电路中的所述数据转换电路通电。6.根据权利要求5所述的图像传感器，其中所述第二信号线包括额外全局信号线，所述额外全局信号线经配置以将第二全局信号提供到所述多个列读出电路中的每一者中的所述锁存电路，所述第二全局信号给所述列读出电路中的所述数据转换电路断电。7.根据权利要求6所述的图像传感器，其进一步包括：列解码器电路，其耦合到所述多个列线，其中所述列解码器电路经配置以将所述列选择信号提供到所述多个列线的选定子组上的每一锁存电路中的所述第三逻辑门的所述第二输入端子。8.根据权利要求7所述的图像传感器，其中所述列读出电路中的每一者进一步包括对应放大器和对应列存储器，并且其中所述列读出电路中的每一者中的所述数据转换电路包括耦合于所述列读出电路中的所述放大器与所述列存储器之间的对应模/数转换器。9.根据权利要求8所述的图像传感器，其中所述多个列读出电路中的每一者中的所述锁存电路经配置以将通电信号从所述第一逻辑门的输出端子提供到所述列读出电路中的所述数据转换电路，所述通电信号给所述列读出电路中的所述数据转换电路通电。10.根据权利要求9所述的图像传感器，其中所述列解码器电路进一步经配置以将所述列选择信号提供到所述多个列线的所述选定子组上的每一列读出电路中的所述信号处理电路中的所述列存储器。11.根据权利要求10所述的图像传感器，其中每一锁存电路中的所述第一及第二逻辑门包括相应的第一及第二逻辑“或非”门，且其中每一锁存电路中的所述第三逻辑门包括逻辑“与非”门。12.根据权利要求11所述的图像传感器，其中每一列读出电路的所述锁存电路中的所述第一逻辑“或非”门包括耦合到所述列读出电路中的所述数据转换电路的输出端子。13.根据权利要求11所述的图像传感器，其中每一锁存电路进一步包括：额外“与非...

【专利技术属性】
技术研发人员：严海，阿什尔瓦德·巴胡克罕第，
申请(专利权)人：普廷数码影像控股公司，
类型：发明
国别省市：