一种ESD电路保护结构制造技术

本发明专利技术公开了一种ESD电路保护结构，包括：ESD信号判断电路，其端口一接电源，端口二接信号选择电路，端口三接IO端，能检测判断IO端是否有ESD事件发生，并输出判断信号至所述信号选择电路；信号选择电路，其端口一、端口二分别连接所述ESD信号判断电路的端口二和内部电路的控制信号，其端口三输出信号至驱动NMOS的栅极；其能对输入信号进行选择，当判断IO端有ESD事件发生，其输出信号为低电平；当判断IO端无ESD事件发生，其输出信号为内部电路的控制信号；驱动NMOS，其漏极接IO端，其源极接地；ESD?NMOS，其栅极通过一电阻接地，其漏极接IO端，其源极接地。本发明专利技术的ESD保护结构能解决现有IO?ESD保护电路在驱动NMOS导通态下无法有效保护电路的问题。

【技术实现步骤摘要】

本专利技术涉及集成电路制造领域，特别是涉及ー种ESD电路保护结构。
技术介绍
静电是一种客观的自然现象，产生的方式多种，如接触、摩擦、电器间感应等。静电的特点是长时间积聚、高电压、低电量、小电流和作用时间短的特点。静电在多个领域造成严重危害。摩擦起电和人体静电是电子エ业中的两大危害，常常造成电子电器产品运行不稳定，甚至损坏。ESD是20世纪中期以来形成的以研究静电的产生、危害及静电防护等的学科，国际上习惯将用于静电防护的器材统称为ESD。目前，常用作IO保护的ESD保护电路如图1所示。作为驱动管的NMOS的gate—般直接连接至内部电路，其电位由内部电路控制。通常会要求驱动NM0S(N_Driver)触发电压高于ESD NMOS的开启电压，以便ESD来临时可通过ESD Pathl泄放。但由于驱动NMOS的栅极电位A由内部电路控制，在ESD电流来临时有可能处于高电位，此时可能导致驱动NMOS的触发电压低于ESD NMOS的开启电压时，保护电路则无法起到ESD保护效果，最终驱动NMOS先于ESD NMOS损毁。
技术实现思路
本专利技术要解决的技术问题是现有IO ESD保护电路在驱动NMOS导通态下无法有效保护电路的问题。为解决上述技术问题，本专利技术的ESD电路保护结构，包括ESD信号判断电路，其端ロー接电源，端ロニ接信号选择电路，端ロ三接IO端，能检测判断IO端是否有ESD事件 发生，并输出判断信号B至所述信号选择电路；信号选择电路，其端ロー、端ロ二分别连接所述ESD信号判断电路的端ロ ニ输出信号B和内部电路的控制信号A，其端ロ三输出信号Y至驱动NMOS的栅极；其能对输入信号A、B进行选择，当B信号判断IO端有ESD事件发生，其输出信号Y为低电平；当B信号判断IO端无ESD事件发生，其输出信号Y为内部电路控制信号A ；驱动NM0S，其漏极接IO端，其源极接地；ESD NMOS,其栅极通过ー电阻接地，其漏极接IO端，其源极接地。其中，所述ESD判断电路包括一二极管，其阳极接IO端，其阴极与电源相连；一电容，其一端与电源相连，另一端与一电阻的一端和一反相器的输入端相连，所述电阻的另一端接地；所述反相器的输出端与所述信号选择电路相连；所述反相器包括一 NMOS和一PM0S，它们的栅极共接作为反相器的输入端，它们的漏极共接作为反相器的输出端，PMOS的源极和衬底N阱电位接电源，NMOS的源极和衬底P阱电位接地。其中，所述信号选择电路为ニ输入端ー输出端的与门电路，其输入端分别接所述反相器的输出端、内部电路信号，其输出端接驱动NMOS的栅极。电路在正常工作吋，反相器的输入端因为通过电阻与GND (地)相连，会处于低电位，则反相器输出信号B为高电位，信号B和内部电路输出的信号A通过与门后，会始终输出A的电位至驱动管NMOS的栅极。若IO对GND发生ESD时，ESD电位会通过Diode ( ニ极管)拉高VDD(电源)电位，RC(电阻电容)网络会耦合一个高电位至反相器的输入端，则反相器输出信号B为低电位，此时与门输出Y也始终为低电位并连接至驱动管NMOS的栅极，关断驱动管，提高了驱动管NMOS的触发电压，使得ESD NMOS能先于驱动管NMOS触发，ESD电流通过ESD NMOS进行泄放，起到保护驱动管NMOS和内部电路的作用。在ESD电流从IO端流向GND端吋，ESD探测电路会输出低电位至驱动NMOS的栅极，提高驱动NMOS的触发电压使得ESD NMOS先开启，让ESD电流可以从ESD NMOS泄放，进行ESD保护。附图说明下面结合附图与具体实施方式对本专利技术作进ー步详细的说明图1是ー种现有ESD保护结构的示意图。图2是本专利技术ESD电路保护结构的示意图。图3是本专利技术一实施例的示意图。附图标记说明I是ESD信号判断电路的端ロー2是ESD信号判断电路的端ロニ3是ESD信号判断电路的端ロ三4是信号选择电路的端ロ 一5是信号选择电路的端ロ ニ6是信号选择电路的端ロ三7 是驱动 NMOS8 是 ESD NMOS9是电阻10是ニ极管11是电容12是电阻13是反相器14 是 NMOS15 是 PMOS16是反相器的输入端17是反相器的输出端具体实施例方式如图3所示，本专利技术ー实施例，包括ESD信号判断电路，包括一二极管10，其阳极接IO端，其阴极与电源相连；ー电容11，其一端与电源VDD相连,另一端与电阻12的一端和一反相器13的输入端相连,所述电阻12的另一端接地；所述反相器 13的输出端与所述信号选择电路相连。所述信号选择电路为ニ输入端ー输出端的与门电路，其输入端分别接所述反相器13的输出端、内部电路信号，其输出端接驱动NMOS 7的栅极；其端ロー 4、端ロニ 5分别连接所述ESD信号判断电路的输出信号B和内部电路的控制信号A，其端ロ三6输出信号Y至驱动NMOS 7的栅极；其能对输入信号A、B进行选择，当B信号判断IO端有ESD事件发生，其输出信号Y为低电平；当B信号判断IO端无ESD事件发生，其输出信号Y为A ;驱动NMOS 7，其漏极接IO端，其源极接地；ESD NMOS 8，其栅极通过ー电阻9接地，其漏极接IO端，其源极接地；所述反相器包括NMOS 14和PMOS 15，它们的栅极共接作为反相器的输入端16，它们的漏极共接作为反相器的输出端17，PMOS 15的源极和衬底N阱电位接电源，NMOS 14的源极和衬底P阱电位接地。 以上通过具体实施方式和实施例对本专利技术进行了详细的说明，但这些并非构成对本专利技术的限制。在不脱离本专利技术原理的情况下，本领域的技术人员还可做出许多变形和改迸，这些也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
一种ESD电路保护结构，其特征是，包括：ESD信号判断电路，其端口一接电源，端口二接信号选择电路，端口三接IO端，能检测判断IO端是否有ESD事件发生，并输出判断信号至所述信号选择电路；信号选择电路，其端口一、端口二分别连接所述ESD信号判断电路的端口二和内部电路的控制信号，其端口三输出信号至驱动NMOS的栅极；其能对输入信号进行选择，当判断IO端有ESD事件发生，其输出信号为低电平；当判断IO端无ESD事件发生，其输出信号为内部电路的控制信号；驱动NMOS，其漏极接IO端，其源极接地；ESD?NMOS，其栅极通过一电阻接地，其漏极接IO端，其源极接地。

【技术特征摘要】
1.一种ESD电路保护结构，其特征是，包括 ESD信号判断电路，其端口一接电源，端口二接信号选择电路，端口三接IO端，能检测判断IO端是否有ESD事件发生，并输出判断信号至所述信号选择电路； 信号选择电路，其端口一、端口二分别连接所述ESD信号判断电路的端口二和内部电路的控制信号，其端口三输出信号至驱动NMOS的栅极；其能对输入信号进行选择，当判断IO端有ESD事件发生，其输出信号为低电平；当判断IO端无ESD事件发生，其输出信号为内部电路的控制信号； 驱动NMOS，其漏极接IO端，其源极接地； ESD NM0S，其栅极通过一电阻接地，其漏极接IO端，其源极接地。2.如权利要求1所述的ESD电路...

【专利技术属性】
技术研发人员：邓樟鹏，苏庆，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：