一种基于CMOS加工工艺的光传感系统技术方案

本发明专利技术提供了一种基于CMOS加工工艺的光传感系统，包括集成设置在CMOS电路板上的光传感器以及与光传感器连接的运算电路，所述光传感器由传感单元阵列而成，所述传感单元包括衍射光栅、分析光栅和PN结阵列，分析光栅与衍射光栅之间的垂直距离为衍射光栅泰保距离的m/n倍，m和n是正整数，所述分析光栅以一定距离对所述衍射光栅形成错位遮挡，由此很方便地实现了对平面光的角度信息的检测，从而扩展了光传感系统的功能应用，工艺设计简单，适合于大规模产业化制作。

【技术实现步骤摘要】
—种基于CMOS加工エ艺的光传感系统方法
本专利技术涉及光传感和光通信领域，具体地涉及一种基于CMOS加工エ艺的光传感系统。背景技木近30年来，半导体エ业一直遵循着摩尔定律不断发展着，作为半导体エ业的基础之一，半导体エ艺技术也在日益地发展和完善。自20世纪60年代中期CMOS器件专利技术之后，CMOSエ艺便开始了长足地快速发展，CMOSエ艺是在PMOS和NMOSエ艺基础上发展起来的，是将NMOS器件和PMOS器件同时布置在同一硅衬底上来制作CMOS集成电路的，CMOS最基础的エ艺有生产所需类型衬底的硅圆片エ艺；确定加工区域的光刻工艺；向芯片中增加材料的氧化、淀积、扩散和离子注入エ艺；去除芯片上的材料的刻蚀エ艺；集成电路的制造就是由这些基础エ艺的不同组合构成的。随着半导体エ艺技术尤其是CMOSエ艺技术的快速发展，单个芯片上晶体管的数量正成几何级数不断增长，芯片这ー按比例縮小的趋势使得芯片在高度集成化的同时拥有了更多、更复杂的功能。自20世纪90年代以来，集成电路、微处理器的芯片制造エ艺已从“微米級”、“深亚微米级”进入到“纳米电子级”的系统单芯片时代，在ー个CMOS集成芯片上，可以集成包括CPU、DSP、逻辑电路、模拟电路、射频电路、存储器和其他电路模块及嵌入软件等，并相互连接构成完整的系统。 近年来，作为传感器技术中十分重要的ー员，光传感技术在许多应用领域得到了长足的发展，目前各种光传感器已广泛应用在各个行业。所谓光传感器就是以光为检测对象所谓光传感器就是以光为检测对象，将光信号转换成电信号的器件，通常是指紫外到红外波长范围的传感器，它是利用材料的光电效应制成的探測器，故也称为光电转换器。由于光传感技术具有灵敏度高、体积小、抗电磁干扰能力强、便于集成、可在线检测等众多优点，目前光传感器件在光通信、环境监测等各个领域中得到了广泛的应用和发展。目前的光传感器主要有基于光纤、光栅和平面光波导等几种类型，通过CMOSエ艺，可以将光传感器集成到CMOS集成芯片上，通过集成的逻辑电路和运算电路等，可以对光传感器输出的电信号进行计算得到平面光的強度信息，进而得到待测量的信息。但现有的光传感器难以同时集成复杂的光电性能在单ー芯片，以同时实现对光信号强度信息和角度信息的检测。
技术实现思路
本专利技术为解决上述技术问题，提供一种基于CMOS加工エ艺的光传感系统。本专利技术实现专利技术目的米用的技术方案是一种基于CMOS加工エ艺的光传感系统，包括集成设置在CMOS电路板上的光传感器以及与光传感器连接的运算电路，所述光传感器由传感单元阵列而成，所述传感単元包括衍射光栅、分析光栅和PN结阵列，所述衍射光栅和分析光栅呈双层平行结构设置在所述电路板的金属布线层，所述分析光栅平行设置在所述衍射光栅的下方，分析光栅与衍射光栅之间的垂直距离为衍射光栅泰保距离的m/n倍，m和n是正整数，所述分析光栅以一定距离对所述衍射光栅形成错位遮挡，所述PN结阵列位于所述分析光栅的下方并设置于所述CMOS电路板的硅衬底层内。优选地，所述传感単元的衍射光栅两两相互垂直形成传感单元对。优选地，所述分析光栅与所述衍射光栅之间的垂直距离为1/2倍衍射光栅泰保距离。优选地，对应于每个PN结，在所述分析光栅中等间距地将ー个遮挡光栅的宽度增加D/N，D为所述衍射光栅的栅距，N为大于等于2的整数，形成所述分析光栅以一定距离对所述衍射光栅形成错位遮挡。优选地，对应于每个PN结，在所述分析光栅中等间距将一个光栅空隙的宽度增加D/N，D为所述衍射光栅的栅距，N为大于等于2的整数，形成所述分析光栅以一定距离对所述衍射光栅形成错位遮挡。 优选地，所述N大于或等于4。优选地，所述运算电路为由CMOS加法器、減法器、除法器和反正切运算电路组成的对所述PN结阵列输出的信号进行计算以反推出平面光角度信息的运算电路。本专利技术的有益效果是基于CMOSエ艺，在CMOS电路板中集成设置一平面光传感器，通过由衍射光栅、分析光栅和PN结阵列组成的传感单元实现对平面光的角度信息的检测，从而扩展了光传感系统的功能应用，且エ艺设计简単，适合于大規模产业化制作。附图说明图1，平面光传感器的平面视图。图2，图1中传感单元对的放大视图。图3，实施例1基于CMOSエ艺的传感单元结构示意图。图4，实施例2基于CMOSエ艺的传感单元结构示意图。具体实施方式下面结合附图对本专利技术进行详细地说明。一种基于CMOS加工エ艺的光传感系统，包括集成设置在CMOS电路板上的平面光传感器以及与平面光传感器连接的运算电路，平面光传感器由传感单元对阵列而成，传感单元对由两个相同的传感单元100组成，附图1示出了由多个传感单元对I组成的平面光传感器的平面视图，图中I表示传感单元对。附图2示出了传感单元对的放大视图，图中，两个传感单元100中的衍射光栅101相互垂直。实施例1 :附图3示出了实施例1基于CMOSエ艺的传感单元结构示意图，传感単元100由衍射光栅101、分析光栅102和PN结阵列103组成，衍射光栅101和分析光栅102呈双层平行结构设置在CMOS电路板的金属布线层内，分析光栅102平行设置在衍射光栅101的下方，分析光栅102与衍射光栅101之间的平行距离为1/2倍衍射光栅泰保距离，4个PN结组成PN结阵列103位于分析光栅102的下方并设置于CMOS电路板的娃衬底层200内，对应于每个PN结，在分析光栅102中等间距地将ー个遮挡光栅104的宽度增加1/4D，D为衍射光栅101的栅距，形成分析光栅102以1/4D、1/2D、3/4D、D的距离对衍射光栅101形成错位遮挡。其中，衍射光栅101是以泰保效应(Talbot effect)为依据进行设计的，其内容可概括为当周期性的光信号照射到衍射光栅101上时，其像会在离衍射光栅101的固定距离ー系列倍数的位置重复出现，而这个固定距离就称为泰保距离(Talbot length)，这些像被称为自成像(Self Image)或者泰保像(Talbot Image)。本专利技术利用泰保效应(Talboteffect)探測光的入射角度的原理是当光的入射角改变时，衍射光栅101的自成像(SelfImage)会发生横向移动，而成像的深度却不会有明显的变化。因此，通过测量这些横向移动程度我们就可以提取出入射光的角度信息。为了提取这些横向移动信息，本专利技术在衍射光栅 101 (diffraction grating)的下层附加了一层分析光栅 102 (additional analyzergrating),分析光栅102根据摩尔效应(moire effect)影响衍射光栅的自成像(SelfImage):当自成像的強度峰值与分析光栅102的透光处在同一条直线上，那么光信号便直接照射到分析光栅102下的PN结阵列上；当自成像的強度峰值与分析光栅102的透光处不在同一条直线上，光信号便会不同程度地被分析光栅102所遮挡。这样，通过附加了ー层分析光栅102，便使两层光栅结构下不同位置处的光强度产生不同，并且这些强度信息中包含了入射光的角度信息；然后我们在这些位置上布置光电感应阵列以使它们获取不同的光強度响应，而这些强度响应中包含了光的角度信息，通过对不同位置PN结的光強度响应进行运算处理，便可反推出光的入射角度。目前本文档来自技高网...

【技术保护点】
一种基于CMOS加工工艺的光传感系统，包括集成设置在CMOS电路板上的光传感器以及与光传感器连接的运算电路，其特征在于：所述光传感器由传感单元阵列而成，所述传感单元包括衍射光栅、分析光栅和PN结阵列，所述衍射光栅和分析光栅呈双层平行结构设置在所述电路板的金属布线层，所述分析光栅平行设置在所述衍射光栅的下方，分析光栅与衍射光栅之间的垂直距离为衍射光栅泰保距离的m/n倍，m和n是正整数，所述分析光栅以一定距离对所述衍射光栅形成错位遮挡，所述PN结阵列位于所述分析光栅的下方并设置于所述CMOS电路板的硅衬底层内。

【技术特征摘要】
1.一种基于CMOS加工工艺的光传感系统，包括集成设置在CMOS电路板上的光传感器以及与光传感器连接的运算电路，其特征在于所述光传感器由传感单元阵列而成，所述传感单元包括衍射光栅、分析光栅和PN结阵列，所述衍射光栅和分析光栅呈双层平行结构设置在所述电路板的金属布线层，所述分析光栅平行设置在所述衍射光栅的下方，分析光栅与衍射光栅之间的垂直距离为衍射光栅泰保距离的m/n倍，m和η是正整数，所述分析光栅以一定距离对所述衍射光栅形成错位遮挡，所述PN结阵列位于所述分析光栅的下方并设置于所述CMOS电路板的娃衬底层内。2.根据权利要求1所述的一种基于CMOS加工工艺的光传感系统,其特征在于所述传感单元的衍射光栅两两相互垂直形成传感单元对。3.根据权利要求1所述的一种基于CMOS加工工艺的光传感系统,其特征在于所述分析光栅与所述衍射光栅之间的垂直距离为1/2倍衍射光栅泰保距离。4.根据权利要...

【专利技术属性】
技术研发人员：刘若鹏，孙豪文，栾琳，赵治亚，
申请(专利权)人：深圳光启高等理工研究院，深圳光启创新技术有限公司，
类型：发明
国别省市：