MEMS器件、其条带测试方法及其测试条带技术

本发明专利技术涉及一种MEMS器件、其条带测试方法、及其测试条带。更具体地，公开了一种用于测试MEMS器件(1)的条带(10)的方法，该MEMS器件(1)至少包括耦合至共同的基板(3)的内部表面(3a)并且由保护材料(5)覆盖的半导体材料的相应裸片(6；7)；该方法构思了：检测由MEMS器件(1)响应于至少一个测试激励而生成的输出值；以及在检测步骤之前，至少部分地分隔条带(10)中的邻接的MEMS器件(1)。该分隔步骤包括在邻接的MEMS器件(1)之间限定分隔沟槽(14)，该分隔沟槽(14)延伸穿过保护材料(5)的整个厚度并且穿过从基板(3)的内部表面(3a)开始的、基板(3)的表面部分。

【技术实现步骤摘要】
MEMS器件、其条带测试方法及其测试条带
本专利技术涉及用于MEMS(微机电系统)器件的条带测试的方法、MEMS器件的测试条带和设计用于该方法的MEMS器件。
技术介绍
MEMS器件因其减小的尺寸和功耗而在电子行业(尤其是在便携式电子设备的消费电子领域)中扮演着日益重要的角色。众所周知，MEMS器件包括包封在封装体中的半导体材料的一个或多个裸片(例如，在MEMS传感器器件的情形中，第一裸片集成有机械感测结构，而第二裸片集成有形成为ASIC(专用集成电路)的相关电子接口)，该封装体保护和覆盖裸片并且提供去往外部的合适电连接(例如用于焊接至外部印刷电路板)。常用的封装体是所谓的BGA(球栅阵列)或LGA(栅格阵列)封装体，其提供减少的面积占用和高密度的电连接。图1示意性地示出了以附图标记1整体表示的MEMS器件，其具有BGA或LGA封装体2。封装体2包括基板3，基板3具有MEMS器件的裸片所附接至的内部表面3a，以及承载去往封装体2的外部的合适电连接元件4的外部表面3b，该电连接元件4的形式为(在BGA封装体的情形下的)“焊球”或“凸块”的阵列或(在如图1所示的LGA封装体情形下的)“焊区”的阵列。基板3通常由多层结构制成，该多层结构包括经由电介质层分隔的若干层导电材料(通常为金属)；提供穿过基板3的电迹线以将裸片连接至外部电连接元件4。在基板3上提供通常为模塑化合物5的覆盖和保护材料，并且该材料覆盖裸片，从而保护裸片免受外部环境影响。具体而言，在图1所示的示例中，MEMS器件1包括传感器裸片6和ASIC裸片7，传感器裸片6包括微机械检测结构，而ASIC裸片7包括有关的接口电子器件。裸片6和裸片7由形式为接线(使用所谓的“接线键合”技术)的合适电连接而堆叠，该接线被设计用于将传感器裸片6电连接至ASIC裸片7并且将ASIC裸片7电连接至基板3；此外，提供穿过基板3的各种层的过孔8和合适的迹线以在ASCI裸片7和电连接元件4之间路由信号(这些信号可以是检测信号或电源信号、或是MEMS器件1和外部器件之间交换的任何其他类型的信号)。显然，对于裸片6和裸片7而言，其它布置是可能的，裸片6和裸片7可以并列布置在基板3上；或者可以使用倒装芯片技术将传感器芯片6附接至ASIC裸片7，从而在这两个裸片之间提供直接的电连接。在半导体产业中，为了评估最终产品的电性能和机械性能，尤其是由于需要为用于执行所需测试操作提供的时间量和昂贵的系统及设备，MEMS器件的测试占据制造成本的相当大一部分。测试一般构思提供(例如，以物理应力形式的)激励给MEMS器件并且检测由MEMS器件响应于该激励而生成的输出电信号。为了减少测试成本以及增加总体效率，提出了所谓的“条带(strip)测试”过程，其构思了对根据矩阵布局布置在条带中的多个MEMS器件进行同时并行测试，而非单独地测试单个MEMS器件。这些测试过程允许实现大的产率改进和用于测试所需的时间的减少，并且因而减少最终制造成本。在这方面，图2a和图2b示意地示出了MEMS器件的条带10，该MEMS器件同样由附图标记1表示(每个MEMS器件例如为如图1所示的传感器器件或任何其它种类的已知MEMS器件)。MEMS器件1为沿xy平面的第一方向x和第二方向y对准的矩阵布置：在该示例中的条带10具有沿第一方向x的主延伸。测试系统可以被设计用于若干器件(例如如图2a中虚线框所包围示出的器件群组)的并行测试。如图2b中所描绘的，各种MEMS器件1在制造之后(但是在最终的单片化步骤之前)被包封在相同的模制化合物5中并且附接至相同的基板3；因此，考虑基板3包括多个部分，各个部分对应于单个MEMS器件，各个部分通过边界区域而彼此分隔，在该边界区域处将执行在单片化期间的最终切割。然而，尤其是在MEMS传感器的情形中，按条带布置的器件的并行测试隐含着一些困难，这是因为需要在测试期间对各种传感器执行合适的物理激励(例如，提供对加速度传感器的测试加速度，或压力传感器的测试压力)，以及尤其是因为如下事实：作用于条带形式的器件上的应力不同于作用于与其他器件分隔的单个器件上的应力。此外，要求条带中的各个器件电绝缘，以便对单个器件执行电测试。通过使用被配置成在器件上施加特定应力的合适的测试设备(例如，构思使用提供沿多个轴的加速度的支撑台)实现在测试期间对各个器件的物理激励。
技术实现思路
已提出了各种解决方案以解决与作用于处于条带形式的器件上的应力以及它们的电绝缘有关的问题。具体而言，提出的解决方案首先构思了各种MEMS器件1的单片化，并且继而它们在合适的承载结构(或托盘)中的布置，该承载结构具有多个壳体，每个壳体适于容纳相应的单片化的器件。在承载结构中的壳体被布置成限定MEMS器件1的条带，该条带可以经历并行测试过程。该方法是有利的，这是因为在并行测试操作期间没有不期望的应力施加在单片化的MEMS器件1上。然而，其也需要巨大的投入以用于制备容纳各种MEMS器件1所需的支撑结构，该支撑结构必须被设计和制造用于各个可能的封装体尺寸；此外，需要承载结构的连续维护以确保在测试期间MEMS器件1的正确对准。本专利技术人已运用了又一测试过程，该过程是所谓的“切割前”方法，如图3示意示出地，其构思了从外部表面3b切除共同的基板3和切除其之上的模制化合物5的一部分，以便创建延伸穿过整个基板3并且穿过模制化合物5的一部分的沟槽(或开口，或切口部分)11。这些沟槽11以图3中未示出的方式在条带10中沿第一方向x和第二方向y延伸，以便限定连续的中空部分，从而分隔和包围MEMS器件1。该切割过程还将各个MEMS器件1彼此电绝缘并且允许按相同器件的条带的形式测试，这些相同器件经由模制化合物5的剩余部分仍保持在一起；具体而言，要求该剩余部分(从其初始地未接触基板3的内部表面3a的表面开始)的厚度具有充足的刚性以实现在处理和测试操作期间将MEMS器件1保持在一起的结果。此外，在条带10中的MEMS器件1之间实现的所得物理分隔限制了测试期间的相互应力的量。本申请人已认识到，该测试过程虽然是有利的，但是其受一些缺陷制约。具体而言，在“切割前”过程中，在按条带形式测试各种MEMS器件1之后执行各种MEMS器件1的最终完全分隔(所谓的“单片化”操作)。单片化过程释放由模制化合物5的剩余部分施加在器件上的应力，从而使器件偏移之前的校准值；实际上，切割前过程在校准步骤期间留下作用于器件上的某些量的剩余应力，并且在单片化之后，偏移分布广泛扩散，从而可能将集群的一部分逐出期望规范。该偏移因而意味着需要提供在单片化操作之后的第二测试过程，该第二测试过程被设计用于确保所有的最终MEMS器件1位于指定容差值内。本申请人已认识到，该第二测试步骤代表了非增值过程，这是因为仅因条带测试/校准过程期间施加在MEMS器件1上的剩余应力而要求执行该过程。尤其是当增加MEMS产量时，对条带测试设备和第二测试设备的投入同样相应地增加，并且可以代表总制造成本的极大部分。因此，显然需要允许按条带形式测试MEMS器件的测试过程，同时减少或可能避免在单片化之后执行又一测试步骤的需要，从而显著改善总的测试成本和时间。本专利技术的目的因此在于提供用于MEMS器件的条带测试方法，其具有改善的总性能和成本，本文档来自技高网...

【技术保护点】
一种用于测试MEMS器件(1)的条带(10)的方法，所述MEMS器件(1)至少包括耦合至共同的基板(3)的内部表面(3a)并且由保护材料(5)覆盖的半导体材料的相应裸片(6；7)；所述方法包括：检测由所述MEMS器件(1)响应于至少一个测试激励而生成的输出值；以及在检测步骤之前，至少部分地分隔所述条带(10)中的邻接的MEMS器件(1)，其特征在于，分隔步骤包括在所述邻接的MEMS器件(1)之间限定分隔沟槽(14)，所述分隔沟槽(14)延伸穿过所述保护材料(5)的整个厚度并且穿过所述基板(3)的、从其所述内部表面(3a)开始的表面部分。

【技术特征摘要】
2011.09.30 IT TO2011A0008751.一种用于测试MEMS器件(1)的条带(10)的方法，所述MEMS器件(1)至少包括耦合至共同的基板(3)的内部表面(3a)并且由保护材料(5)覆盖的半导体材料的相应裸片(6；7)；所述方法包括：检测由所述MEMS器件(1)响应于至少一个测试激励而生成的输出值；以及在检测步骤之前，至少部分地分隔所述条带(10)中的邻接的MEMS器件(1)，其特征在于，分隔步骤包括在所述邻接的MEMS器件(1)之间限定分隔沟槽(14)，所述分隔沟槽(14)延伸穿过所述保护材料(5)的整个厚度并且穿过所述基板(3)的、从其所述内部表面(3a)开始的表面部分，其中所述基板(3)的所述表面部分承载所述邻接的MEMS器件(1)之间的电连接(32；34)；并且所述分隔步骤包括经由移除所述基板(3)的所述表面部分电绝缘所述邻接的MEMS器件(1)，其中所述邻接的MEMS器件(1)之间的所述电连接包括连接至设计用于镀覆操作的共同镀覆条(34)的镀覆迹线(32)，所述镀覆条(34)限定所述邻接的MEMS器件(1)之间的边界；并且其中所述分隔步骤包括移除所述镀覆条(34)和连接至所述镀覆条(34)的所述镀覆迹线(32)的至少部分。2.根据权利要求1所述的方法，其中所述分隔沟槽(14)在所述基板(3)中的延伸(h)并不高于所述基板(3)的厚度的一半。3.根据权利要求1或者2所述的方法，其中所述分隔步骤包括在所述邻接的MEMS器件(1)之间留下所述基板(3)的、限定其外部表面(3b)的剩余部分(12)；所述MEMS器件(1)在所述检测步骤期间由所述基板(3)的所述剩余部分(12)保持在一起。4.根据权利要求1或2所述的方法，其中所述分隔步骤包括物理地和电学地分隔所述邻接的MEMS器件(1)。5.根据权利要求1所述的方法，其中所述邻接的MEMS器件(1)之间的电连接(32；34)仅提供在所述基板(3)的所述表面部分内。6.根据权利要求1所述的方法，其中所述基板(3)具有多层结构，所述多层结构包括由电介质层(22)分隔的多个堆叠的导电层(21)；并且其中所述基板(3)的所述表面部分包括在所述堆叠的导电层(21)中的多个表面导电层(21)...

【专利技术属性】
技术研发人员：M·阿佐帕迪，C·卡奇雅，S·波兹，
申请(专利权)人：意法半导体股份有限公司，意法半导体马耳他有限公司，
类型：发明
国别省市：