用于提供第一模拟信号和第二模拟信号的信号处理装置和方法制造方法及图纸

本发明专利技术涉及用于提供第一模拟信号和第二模拟信号的信号处理装置和方法。提供第一模拟信号和第二模拟信号的信号处理装置包括第一钟控数字信号路径电路，第二钟控数字信号路径电路和传输时间差测量装置。第一钟控数字信号路径电路设计为产生用于提供第一模拟信号的第一数字数据。第二钟控数字信号路径电路设计为产生用于提供所述第二模拟信号的第二数字数据。传输时间差测量装置设计为产生描述沿着第一测量路径的信号传输时间和沿着第二测量路径的信号传输时间之间的差的传输时间差测量信号，第一测量路径包括分配给所述第一钟控数字信号路径电路的第一时钟供应，以及第二测量路径包括分配给所述第二钟控数字信号路径电路的第二时钟供应。

【技术实现步骤摘要】

本专利技术的示例实施例涉及。本专利技术另外的示例实施例涉及在数字-极化发射器架构中的AM/PM偏置。
技术介绍
所谓的极化调制表示用于产生相位调制和幅度调制的载波信号的方法。这里，高频载波的相位和/或频率优选地通过分别寻址的PLL (锁相环)调制，并且随后通过与相应的信号相乘，幅度调制被另外施加到所述相位调制的载波，如例如根据 下面的公式那样。RF(t) = v4(0-cos(2^ (t) +^0)(I)在极化调制器中，输入侧的调制信息被分成相位和幅度信息，并被单独处理。极化调制器可以被用于移动无线电装置中，其基于特殊的调制方法，例如，根据移动无线电标准GSM-EDGE (全球移动通信系统-增强型数据速率GSM演进)或UMTS。过去，在极化调制器的现有技术的系统中，用于DCO、LO(本地振荡器)信道频率、以及幅度路径中的DAC(数模转换器)的数字信号处理的时钟通过分开的特定分频器电路从VC0/DC0(电压/数字控制振荡器)的输出频率中产生。
技术实现思路
根据一个实施例，用于提供第一模拟信号和第二模拟信号的信号处理装置可以具有第一钟控数字信号路径电路，设计为产生用于提供所述第一模拟信号的第一数字数据；第二钟控数字信号路径电路，设计为产生用于提供所述第二模拟信号的第二数字数据；传输时间差测量装置，设计为产生描述沿着第一测量路径的信号传输时间与沿着第二测量路径的信号传输时间之间的差的传输时间差测量信号，第一测量路径包括分配给第一钟控数字信号路径电路的第一时钟供应(clock supply)，以及第二测量路径包括分配给第二钟控数字信号路径电路的第二时钟供应。根据另一个实施例，用于提供第一模拟信号和第二模拟信号的信号处理装置可以具有第一钟控数字信号路径电路，设计为产生用于提供所述第一模拟信号的第一数字数据；第二钟控数字信号路径电路，设计为产生用于提供第二模拟信号的第二数字数据；传输时间差测量装置，设计为产生描述沿着第一测量路径的信号传输时间与沿着第二测量路径的信号传输时间之间的差的传输时间差测量信号，第一测量路径包括分配给第一钟控数字信号路径电路的最后同步级的第一时钟供应，以及第二测量路径包括分配给第二钟控数字信号路径电路的最后同步级的第二时钟供应。根据另一个实施例，用于提供第一模拟信号和第二模拟信号的信号处理装置可以具有第一钟控数字信号路径电路，设计为产生用于提供所述第一模拟信号的第一数字数据；第二钟控数字信号路径电路，设计为产生用于提供所述第二模拟信号的第二数字数据；以及时钟产生器，设计为提供第一时钟信号以对第一钟控数字信号路径电路的最后同步级进行钟控，以及提供第二时钟信号以对第二钟控数字信号路径电路的最后同步级进行钟控，时钟产生器被设计为相互参照地调整第一时钟信号的时钟沿和第二时钟信号的时钟沿的相对时间位置，以实现第一模拟信号和第二模拟信号的时间同步。根据另一个实施例，用于提供第一模拟信号和第二模拟信号的方法可以有以下步骤钟控切换第一钟控数字信号路径电路以产生用于提供第一模拟信号的第一数字数据；钟控切换第二钟控数字信号路径电路以产生用于提供第二模拟信号的第二数字数据；以及测量沿着第一测量路径的信号传输时间与沿着第二测量路径的信号传输时间之间的差以产生传输时间差测量信号，其中第一测量路径包括分配给第一钟控数字信号路径电路的第一时钟供应，以及其中第二测量路径包括分配给第二钟控数字信号路径电路的第二时钟供应。附图说明 随后将参考附图详细描述本专利技术的实施例，其中图1是根据本专利技术的一个示例实施例的具有延迟时间测量装置的用于提供第一模拟信号和第二模拟信号的信号处理装置的框图；图2是具有分配的最后同步级的第一和第二钟控数字信号路径电路的示例实施例以及根据图1的信号处理装置的DAC和DCO的示例实施例的框图；图3a，b是具有一个相应的测量环形振荡器中的振荡频率的频率测量装置的根据图1的信号处理装置的第一和/或第二测量路径的示例实施例的每个的一个框图；图4a，b是每个具有一个开始/结束时间测量装置的根据图1的信号处理装置的第一和/或第二测量路径的另一个示例实施例的每个的一个框图；图4c是根据本专利技术的一个示例实施例的共同使用的时间测量装置的实现方式的框图；图4d是根据本专利技术的另一个示例实施例的共同使用的时间测量装置的实现方式的框图；图5是根据本专利技术的另一个示例实施例的具有时钟产生器的用于提供第一模拟信号和第二模拟信号的信号处理装置的框图；图6是具有时钟产生触发器和相位选择器的根据图5的信号处理装置中的时钟产生器的一个示例实施例的框图；以及图7是具有调整数字延迟的第一和第二可调整延迟单元的信号处理装置的一个示例实施例的框图。具体实施例方式在接下来基于附图详细地描述本专利技术之前，应该指出，在显示在下面的示例实施例中，相同的元件或具有相同功能的元件在图中被提供相同的参考符号。因此，具有相同参考符号的元件的描述可以在各种示例实施例中相互交换和/或应用到彼此。在极化调制器中，在相位和幅度信息的单独处理期间，以及由于在各个电路块中的数字和/或模拟等待时间，可能导致在AM和PM信号的信号传输时间之间的差异。相应地，极化调制器不再以足够的精度运行使得极化调制器的性能可能显著变坏。因此，希望允许测量延迟时间，并且，可能基于所测量的延迟时间的知识，执行AM和PM信号的时间同步的调整。图1显示了根据本专利技术的一个示例实施例的具有延迟时间测量装置120的用于提供第一模拟信号135-1和第二模拟信号135-2的信号处理装置100的框图。如在图1中显示的，信号处理装置100包括第一钟控数字信号路径电路110-1，第二钟控数字信号路径电路110-2，以及延迟时间测量装置120。这里，第一钟控数字信号路径电路110-1被设计为产生用于提供第一模拟信号135-1的第一数字数据115-1。进一步，第二钟控数字信号路径电路110-2被设计为产生用于提供第二模拟信号135-2的第二数字数据115-2。显示在 图1中的信号处理装置100中的延迟时间测量装置120被设计为产生传输时间差测量信号125，其描述了沿着第一测量路径105-1的信号传输时间与沿着第二测量路径105-2的信号传输时间之间的差。在根据图1的示例实施例中，第一测量路径105-1包括分配给第一钟控数字信号路径电路110-1的第一时钟供应。进一步，第二测量路径105-2包括分配给第二钟控数字信号路径电路110-2的第二时钟供应。信号处理装置100中的第一钟控数字信号路径电路110-1可以被设计为根据AM输入信号101-1产生第一数字数据115-1。进一步，信号处理装置100中的第二钟控数字信号路径电路110-2可以被设计为根据PM输入信号101-2产生第二数字数据115-2。如在图1中可识别的，信号处理装置100可以包括DAC130-1和DCO 130-2。这里，DAC 130-1可以被设计为根据第一数字数据115-1提供第一模拟信号135-1。进一步，DCO 130-2可以被设计为根据第二数字数据115-2提供第二模拟信号135-2。在显示在图1中的示例实施例中，由传输时间差测量装置120产生的传输时间差测量信号125可以例如描述沿着第一时钟供应的信号传输时间Tclkl和沿着第二时钟供应的信号传输时本文档来自技高网...

【技术保护点】
一种用于提供第一模拟信号(135?1)和第二模拟信号(135?2)的信号处理装置(100)，包括以下特征：第一钟控数字信号路径电路(110?1)，设计为产生用于提供所述第一模拟信号(135?1)的第一数字数据(115?1)；第二钟控数字信号路径电路(110?2)，设计为产生用于提供所述第二模拟信号(135?2)的第二数字数据(115?2)；传输时间差测量装置(120)，设计为产生描述沿着第一测量路径(105?1)的信号传输时间和沿着第二测量路径(105?2)的信号传输时间之间的差的传输时间差测量信号(125)，其中所述第一测量路径(105?1)包括分配给所述第一钟控数字信号路径电路(110?1)的第一时钟供应(205?1)，以及其中所述第二测量路径(105?2)包括分配给所述第二钟控数字信号路径电路(110?2)的第二时钟供应(205?2)。

【技术特征摘要】
2011.08.26 DE 102011081689.51.一种用于提供第一模拟信号(135-1)和第二模拟信号(135-2)的信号处理装置(100)，包括以下特征 第一钟控数字信号路径电路(110-1)，设计为产生用于提供所述第一模拟信号(135-1)的第一数字数据(115-1)； 第二钟控数字信号路径电路(110-2)，设计为产生用于提供所述第二模拟信号(135-2)的第二数字数据(115-2)； 传输时间差测量装置(120)，设计为产生描述沿着第一测量路径(105-1)的信号传输时间和沿着第二测量路径(105-2)的信号传输时间之间的差的传输时间差测量信号(125)， 其中所述第一测量路径(105-1)包括分配给所述第一钟控数字信号路径电路(110-1)的第一时钟供应(205-1)，以及 其中所述第二测量路径(105-2)包括分配给所述第二钟控数字信号路径电路(110-2)的第二时钟供应(205-2)。2.根据权利要求1所述的信号处理装置(100)，其中 所述第一钟控数字信号路径电路(210-1)包括分配的具有用于第一时钟信号的第一时钟输入(222-1)的最后同步级(220-1)，以及 所述第二钟控数字信号路径电路(210-2)包括分配的具有用于第二时钟信号的第二时钟输入(222-2)的最后同步级(220-2)； 其中所述第一测量路径(105-1)的所述第一时钟供应(205-1)连接到所述第一钟控数字信号路径电路(210-1)的所述最后同步级(220-1)的所述第一时钟输入(222-1)，以及其中所述第二测量路径(105-2)的所述第二时钟供应(205-2)连接到所述第二钟控数字信号路径电路(210-2)的所述最后同步级(220-2)的所述第二时钟输入(222-2)。3.根据权利要求1所述的信号处理装置(100)，其中 所述第一钟控数字信号路径电路(210-1)包括分配的具有用于第一时钟信号的第一时钟输入(222-1)的最后同步级(220-1)，以及 所述第二钟控数字信号路径电路(210-2)包括分配的具有用于第二时钟信号的第二时钟输入(222-2)的最后同步级(220-2)； 其中所述信号处理装置(100)进一步 包括具有第一本地逻辑元件(232-1)的数模转换器(230-1) (DAC)，其被设计为将由所述第一钟控数字信号路径电路(210-1)产生的所述第一数字数据(215-1)转换为所述第一模拟信号(235-1)，以及 包括具有第二逻辑元件(232-2)的数字控制振荡器(230-2) (DCO)，其被设计为将由所述第二钟控数字信号路径电路(210-2)产生的所述第二数字数据(215-2)转换为所述第二模拟信号(235-2)； 所述第一测量路径(105-1)包括从所述第一钟控数字信号路径电路(210-1)的所述最后同步级(220-1)的输出到所述数模转换器(230-1) (DAC)的所述第一本地逻辑元件(232-1)的输出的第一信号路径，以及 所述第二测量路径(105-2)包括从所述第二钟控数字信号路径电路(210-2)的所述最后同步级(220-2)的输出到所述数字控制振荡器(230-2) (DCO)的所述第二本地逻辑元件(232-2)的输出的第二信号路径。4.根据权利要求1所述的信号处理装置(100)，其中 所述第一测量路径(105-1)包括第一前向路径(305-1)，其中所述第一前向路径(305-1)可以连接到第一反向路径(307-1)，从而形成第一闭环(309-1)， 所述第二测量路径(105-2)包括第二前向路径(305-2)，其中所述第二前向路径(305-2)可以连接到第二反向路径(307-2)，从而形成第二闭环(309-2)； 其中所述信号处理装置(100)被设计成使得当所述第一环(309-1)闭合时，所述第一前向路径(305-1)和所述第一反向路径(307-1)是第一环形振荡器的一部分，以及使得当所述第二环(309-2)闭合时，所述第二前向路径(305-2)和所述第二反向路径(307-2)是第二环形振荡器的一部分；以及 所述传输时间差测量装置(120)包括设计为接连地或同时地测量在所述第一环形振荡器中的振荡的频率和所述第二环形振荡器中的振荡的频率的频率测量装置；以及 所述传输时间差测量装置(120)设计为基于所述第一测量频率和所述第二测量频率来确定沿着所述第一前向路径(305-1)的信号传输时间和沿着所述第二前向路径(305-2)的信号传输时间之间的差。5.根据权利要求4所述的信号处理装置(100)，其中 所述第一前向路径(305-1)或所述第一反向路径(307-1)包括至少一个反相器(320-1)，使得在所述第一闭合电路(309-1)中的反相器的数量是奇数，以及 所述第二前向路径(305-2)或所述第二反向路径(307-2)包括至少一个反相器(320-2)，使得在所述第二闭合电路(309-2)中的反相器的数量是奇数。6.根据权利要求4所述的信号处理装置(100)，其中 所述第一钟控数字信号路径电路(310-1)包括具有用于第一时钟信号的第一时钟输入(322-1)的最后同步级(320-1)，以及 所述第二钟控数字信号路径电路(310-2)包括具有用于第二时钟信号的第二时钟输入(322-2)的最后同步级(320-2)； 所述第一前向路径(305-1)的所述第一时钟供应(311-1)连接到所述第一钟控数字信号路径电路(310-1)的所述最后同步级(220-1)的所述第一时钟输入(222-1)，以及 所述第二前向路径(305-2)的所述第二时钟供应(311-2)连接到所述第二钟控数字信号路径电路(310-2)的所述最后同步级(220-2)的所述第二时钟输入(222-2)； 所述信号处理装置(100)进一步 包括第一数据信号提供器(330-1)，设计为提供第一数据信号(335-1)，以及所述第一数据信号提供器(330-1)设计为根据描述所述第一模拟信号(335-1)的有用的数据，在有用数据转发运行状态中提供所述第一数据信号(335-1)，并且在测量运行状态中提供作为第一数据信号(335-1)的预定的逻辑值， 第二数据信号提供器(330-2)，设计为提供第二数据信号(335-2)； 所述第二数据信号提供器(330-1)设计为根据描述所述第二模拟信号(235-2)的有用的数据，在有用数据转发运行状态中提供所述第二数据信号(335-2)，并且在测量运行状态中产生作为第二数据信号(335-2)的预定的逻辑值， 所述第一钟控数字信号路径电路(310-1)的所述最后同步级(320-1)包括连接到所述第一数据信号提供器(330-1)的第一数据输入(324-1)和可以连接到所述第一前向路径(305-1)的所述第一时钟供应(311-1)的第一重置输入(326-1)，以及 所述第二钟控数字信号路径电路(310-2)的所述最后同步级(320-2)包括连接到所述第二数据信号提供器(330-2)的第二数据输入(324-2)和可以连接到所述第二前向路径(305-2)的所述第二时钟供应(311-2)的第二重置输入(326-2)； 所述第一钟控数字信号路径电路(310-1)的所述最后同步级(320-1)设计为通过发生在所述第一钟控数字信号路径电路(310-1)的所述最后同步级(320-1)的所述第一时钟输入(322-1)处的所述第一时钟信号的时钟沿，触发将应用于所述第一数据输入(324-1)处的逻辑值中继到所述第一钟控数字信号路径电路(310-1)的所述最后同步级(320-1)的输出，以及 所述第二钟控数字信号路径电路(310-2)的所述最后同步级(320-2)设计为通过发生在所述第二钟控数字信号路径电路(310-2)的所述最后同步级(320-2)的所述第二时钟输入(322-2)处的所述第二时钟信号的时钟沿，触发将应用于所述第二数据输入(324-2)的逻辑值中继到所述第二钟控数字信号路径电路(310-2)的所述最后同步级(320-2)的输出； 所述第一钟控数字信号路径电路(310-1)的所述最后同步级(320-1)设计为响应于应用在所述第一时钟供应(311-1)的所述第一时钟信号的重置信号电平，引起所述第一钟控数字信号路径电路(310-2)的所述最后同步级(320-1)的重置；以及 所述第二钟控数字信号路径电路(310-2)的所述最后同步级(320-2)设计为响应于应用在所述第二时钟供应(311-2)的所述第二时钟信号的第二重置信号电平，引起所述第二钟控数字信号路径电路(320-2)的所述最后同步级(320-2)的重置。7.根据权利要求6所述的信号处理装置(100)，其进一步 包括时钟产生器(360)，其被设计为提供第一时钟信号(365-1)以对所述第一钟控数字信号路径电路(310-1)的所述最后同步级(320-1)进行钟控以及提供第二时钟信号(365-2)以对所述第二钟控数字信号路径电路(310-2)的所述最后同步级(320-2)进行钟控， 所述信号处理装置(100)设计为使得在测量运行状态中，所述时钟产生器(360)耦合到所述第一前向路径(305-1)，并且在有用数据转发运行状态中，所述时钟产生器(360)耦合到所述第二前向路径(305-2)以及从所述第一前向路径(305-1)和所述第二前向路径(305-2)解耦合； 所述第一数据信号提供器(330-1)设计为，在所述有用数据转发运行状态中，使得所述第一钟控数字信号路径电路(310-1)的所述最后同步级(320-1)的所述重置输入(326-1)进入无效的状态，以及在所述测量运行状态中提供预定的逻辑值作为第一数据信号(335-1)； 所述第二数据信号提供器(330-2)设计为，在所述有用数据转发运行状态中，使得所述第二钟控数字信号路径电路(310-2)的所述最后同步级(320-2)的所述重置...

【专利技术属性】
技术研发人员：T·戈斯曼，
申请(专利权)人：英特尔移动通信有限责任公司，
类型：发明
国别省市：